元件設計理念

恰當的電子元件設計理念應允許一定的設計自由度,以適應不同任務的需要,無需在製程和佈局方面作重大改變。然而對某個選定元件理念而言,關鍵性能指標仍然是較低的特定區域阻抗(area-specific resistance),最好與列出的其他參數結合使用。圖1列出了一些被認為是很必要的參數。

20200218_SiC_TA31P1

圖1:指定參數(右)必須與碳化矽MOSFET的性能指標(左)進行權衡。

最重要的驗收標準之一是元件在目標應用運作條件下的可靠性。與成熟的矽元件領域的主要區別在於,碳化矽元件在更高的內部電場工作,需要對相關機制進行仔細分析;它們的共同點在於,元件的總電阻由串聯的汲極(drain)和源極(source)接觸電阻來決定,包括靠近觸點的高摻雜區、通道(channel)電阻、JFET區電阻和漂移區電阻(如圖2)。請注意,在高電壓矽MOSFET中,漂移區明顯在總電阻中佔據主導地位;在碳化矽元件中,該部分可以設計為具有大幅提高的導電率。

20200218_SiC_TA31P2

圖 2:平面DMOS 碳化矽MOSFET (左)、垂直溝槽、TMOS 碳化矽MOSFET及產生電阻的對應位置。

對於關鍵的MOSFET元件SiC-SiO2介面,必須考量到相較於矽元件的以下差異:

  • 相較於矽,SiC具有更高的單位面積原子表面密度,從而導致懸掛Si鍵和C鍵的密度更高;位於介面附近閘極氧化層的缺陷可能出現在能隙中,並扮演電子阱(trap)。
  • 熱生長氧化層(thermally grown oxides)的厚度很大程度上取決於晶體平面。
  • 相較於矽元件,SiC元件在阻斷模式下在更高的汲極感應電場下工作(MV而非kV),這需要採取措施限制閘極氧化層中的電場,好在阻斷階段維持氧化層的可靠性。如圖3,對於TMOS,臨界點是溝槽角落(trench corner),而對於DMOS,則是晶胞(cell)的中心。
  • SiC MOS結構表明,在特定電場條件下,由於障壁(barrier)高度較小,相較於矽元件,Fowler-Nordheim注入電流更高;因此,介面的SiC側電場必須受到限制。

上述介面缺陷導致通道遷移率非常低,使得通道對總導通電阻的貢獻度很高。因此,SiC相較於矽而言在極低漂移區電阻形式下的優勢,因通道的高貢獻率而減弱。為克服這一困境,方法之一是增加導通狀態下施加於氧化層的電場;不是提高導通時的閘源(VGS)偏壓,就是採用薄閘極氧化層。施加電場超過矽基MOSFET元件通常使用的值(4 ~ 5 MV/cm,而在矽中最大為3 MV/cm);在導通狀態下氧化層中的這種高電場可能會加速磨損,並限制遮罩剩餘的外部氧化層缺陷的能力。

20200218_SiC_TA31P3

圖3:左方為平面MOSFET (half-cell)的典型結構,顯示與氧化層場應力有關的兩個敏感區域;右為溝槽式MOSFET (half-cell)的典型結構,關鍵問題是溝槽拐角處的氧化層場應力。

基於這些考量,很明顯SiC中的平面MOSFET元件實際上有兩個與氧化層場應力(field stress)有關的敏感區域,如圖3左邊部分所示。首先討論的是在靠近漂移區與閘極氧化層介面處的最高電場區域中反向模式的應力,其次是閘極與源極在導通狀態下的重疊應力。

導通狀態下的高電場被認為更危險,因為沒有只要保證通態電阻性能就能降低通態場應力的元件設計措施。InfinEon的整體目標是將SiC具備的低RDS(on)與元件運作於已知安全氧化層電場條件的工作模式相結合,因此一開始就決定放棄DMOS技術並專注於溝槽式元件,從具有高缺陷密度的平坦表面轉向其他更有利的表面取向,好在低氧化層電場下獲得低通道電阻。這些邊界條件是利用矽功率半導體領域品質保證方法的基礎,目的是確保工業和汽車應用所期望的失效率(FIT rate)。

20200218_SiC_TA31P4

圖4:CoolSiC MOSFET晶胞結構。

CoolSiC MOSFET 晶胞設計旨在限制導通狀態和斷開狀態下閘極氧化層的電場(圖4)。與此同時,還提供一種具有吸引力的1,200V等級專用導通電阻,甚至能以穩定的可再現方式實現大規模量產。低導通電阻可確保僅VGS = 15V的驅動電壓,結合通常為4.5V、夠高的閘源閾值電壓(high gate-source-threshold voltage),成為碳化矽電晶體領域的性能基準。該設計的特殊功能包括透過自對準(self-aligned)製程在單晶向上對通道定向。這確保了最高的通道遷移率和狹窄的閾值電壓分佈。另一個特點是深p溝槽與中心的實際MOS溝槽相交,以允許狹窄的p+到p+間距,確保有效遮蔽較低的氧化層角落。

靜態性能──第一象限運作

MOSFET靜態輸出特性的主要參數是總電阻RDS(on)。CoolSiC MOSFET的典型導通電阻是在室溫和VGS = 15V時定義的(圖5左)。閾值電壓VGS_TH遵循元件的物理特性,隨溫度下降而下降,如圖5右所示。

20200218_SiC_TA31P5

圖5:左為室溫和175°C下的CoolSiC MOSFET輸出特性(範例為45 mΩ、1,200V型);右為Ron和VGS_TH對溫度的依賴性。

導通電阻的正溫度係數(圖5右)是低通道缺陷密度的結果,這使得這些元件注定要並聯使用。這是與DMOS元件的另一個顯著區別,由於通道中缺陷密度高,DMOS元件的電阻通常對溫度的依賴性較弱。

20200218_SiC_TA31P6

圖6:MOSFET的導通電阻隨溫度變化的主要特性,矽與碳化矽的比較以及阻斷電壓的影響。

這種DMOS「特性」乍聽頗具吸引力,不過由於導通電阻逐步降低,漂移區的溫度依賴性將越來越在整體導通電阻中佔據主導。 因此,碳化矽MOSFET將變得與矽更類似。但值得注意的是,由於絕對摻雜密度較高,即使在成熟狀態下,碳化矽MOSFET的實際溫度係數也會低於相同阻斷電壓下矽元件的實際溫度係數。此外由於漂移區對總電阻的貢獻越來越大,對於更高的阻斷電壓,導通電阻的溫度依賴性將更加明顯。圖6概述了定性行為(qualitative behavior)。

靜態性能──第三象限運作

與IGBT相反,如CoolSiC元件這樣的垂直MOSFET透過本體二極體(body diode)提供反向傳導,實際上是飛輪二極體(freewheeling diode)。不過,由於SiC的能隙,該二極體的膝點電壓(knee voltage)相對較高(約3V),連續運作會導致較高的傳導損耗,因此必須使用同步整流設計理念。二極體模式僅適用於短死區時間(如前面所述),在這段時間之後,透過應用正VGS (就像在第一象限模式中)那樣,通道再次開啟。

該運作方案在第三象限模式下具有非常低的傳導損耗,因為沒有膝點電壓能夠實現與第一象限模式下相同的電阻。事實上,由於現在反轉的電流方向之負前饋(negative feed-forward)影響,JFET衝擊減小,電阻甚至更低。圖7顯示第三象限運作(不同閘極電壓下的I-V特性),請注意,由於p-n二極體結構,也可以實現特定的脈衝電流處理能力──高於前向模式。

20200218_SiC_TA31P7

圖7:45 mΩ CoolSiC MOSFET的本體二極體I-V特性。

動態性能

SiC-MOSFET作為單極元件,其動態性能很大程度上取決於電容。與輸入電容Ciss相比,該元件具有較小的閘-汲反向電容Crss。這有利於抑制寄生導通(parasitic turn-on),這可以避免在半橋配置下運作時須使用複雜的閘極驅動電路。即使閘極電壓為0V,也可以安全地關斷許多CoolSiC MOSFET產品,因為除有利的電容比(capacitance ratio)之外,閾值電壓足夠高。圖8(左)概述了元件總電容與溫度的函數關係。

圖8 (右)亦顯示半橋配置的4-pin TO-247封裝元件典型開關損耗與漏電流函數關係。關斷能(turn-off energy) Eoff受負載電流的影響很小,主要由容量決定,而導通能(turn-on energy) Eon則隨電流線性增加,在總損耗Etot中佔據大宗。根據2019年中以來的情況,應該強調的是,在市售1,200V碳化矽MOSFET中,CoolSiC MOSFET具備最低Eon。Eon和Eoff實際上與溫度無關。需要注意的是,實際的外殼設計對開關損耗有重大影響,主要是對導通損耗的影響。特別有效的是使用Kelvin觸點,它實際上從電流的角度將負載路徑與控制路徑分開,從而有助於防止對閘極訊號的di/dt感應回饋迴路增加動態損耗。

20200218_SiC_TA31P8

圖 8:45 mΩ CoolSiC MOSFET的典型元件電容與汲-源電壓(左)和相關的開關能量(右)與汲極電流的函數關係(VGS = 15/-5 V,RGext = 4.5Ω,VDS = 800 V,Tvj = 175°)。

一般而言,只採用某些封裝來實現具備低電容和閘電荷的快速開關SiC電晶體。主要標準包括由於高損耗功率密度而具有良好的熱性能(使用SiC可以降低絕對損耗,但其餘損耗集中在非常小的區域)。另一個標準是低雜散電感(low stray inductance),用於管理沒有臨界電壓峰值的高di/dt斜率。基於帶線概念(strip line concept)的對稱內模組設計是強制性的。目前具備這種特性的模組封裝是Infineon的EASY平台或是TO247系列(TO263-7),支援離散式封裝。

CoolSiC MOSFET的閘極電荷曲線通常不同於矽功率元件的典型形狀;特別是,沒有清晰可見的米勒平坦區(Miller plateau),如圖9所示。對於ID = 30A,VDS = 800V,RG =3.3 kΩ,VGS(off) = -5V至VGS(on)= 15V,閘極總電荷Qtot通常為75nC。

20200218_SiC_TA31P9

圖 9:45 mΩ、1,200V CoolSiC MOSFET的典型閘極電荷曲線(左)和透過RG實現開關速度的可控性(右)。

在許多情況下,可能需要調整開關速度(dv/dt)來處理振盪等因素。MOSFET的一個好處在於提供了透過閘極電阻調整斜率的簡單方法,與合適的驅動電路相結合,其導通和關斷甚至可能有所不同。圖9 (右)顯示45 mΩ、1200 V CoolSiC MOSFET的相應性能。

圖10描述了直流電壓為VDS=800 V時採用TO-247 4-pin和TO-247 3-pin封裝的45 mΩ、1,200V Coolsic MOSFET的短路波形,這與IGBT有顯著差異。最初,汲極電流迅速增加並達到峰值電流水準。由於Kelvin源極設計的快速接通,TO-247 4-pin電流上升較快,SC事件開始時自熱較少,峰值電流超過300A,而TO-247 3-pin峰值電流較小。主要原因是在3-pin元件的情況下,di/dt對所應用的VGS產生負回饋。由於這種效應在Kelvin連接解決方案中被消除,從而能夠更快開關,因此在發生飽和效應之前,4-pin元件的電流也會上升到更高的值。

峰值電流後,汲極電流明顯減小到150A左右。這是由於載子遷移率(carrier mobility)和JFET效應隨溫度升高和自熱而降低。測試波形顯示乾淨、穩健的性能,證明了TO-247 CoolSiC MOSFET和功率模組的典型3μs SC能力(根據相關的目標應用要求,目前為2μs)。CoolSiC MOSFET是第一款具備保證短路性能的元件。

20200218_SiC_TA31P10

圖 10:25°C時典型短路與持續時間的函數關係(左);1,200 V元件的雪崩性能,在60 V時關斷3.85 mH非箝位感應負載(右)。

新的650V等級元件在產品資料手冊中附有雪崩額定值,以滿足目標應用電源的要求。一般而言,CoolSiC MOSFET技術在雪崩條件下表現出高耐用性;圖10 (右)顯示了1,200 V元件的典型特性。

...繼續閱讀請連結EE Times TAiwan網站