關於新興記憶體如何掌握物聯網(IoT)創造的機會而無需使用SRAM等昂貴的記憶體方案,一直都有很多的討論。對此,採用「低接腳」(low-pin)的DRAM可能會是理想解決之道。

鈺創科技(Etron Technology)成像與記憶體產品開發副總裁兼首席科學家Richard Crisp說,該公司的DRAM新架構展現了不同於JEDEC發展藍圖的傳統架構,能夠滿足無需越來越高密度、高接腳速度或最新DDR4 (最小容量4位元)中所有可用頻寬的應用需求。「目前還有許應用採用不到1Gbit的記憶體。人們對於簡單易用且容量適中的記憶體更感興趣。」

Crisp說,這正是Etron的原動力,該公司著眼於提供容量恰好夠用的DRAM來滿足應用需求,同時減少典型DDR記憶體的接腳數。當該公司走向開發小尺寸、低接腳數記憶體的道路之時,業界也開始變得對人工智慧(AI)感興趣。「我們一開始時並沒真正考慮過AI,但這確實發生了,沒想到剛好為此帶來了一款有趣的解決方案。」

典型的AI應用場景之一是在端點收集各種數據後發送到集中式雲端,以連接兩端的大型網路層進行處理。但是,Crisp解釋,Etron則在端點和邊緣之間進行差異化——端點是由感測器收集來自外在世界的資料,而邊緣則是本地的集中式處理電腦,能以相當高性能的媒體處理器,將多個感測器的資料匯聚到公共串流中。他說,在發送情報至雲端之前,位於邊緣的電腦將會先在此串流上自行分析,因而需要比端點更高的性能。

Crisp說,Etron為此設計了減少接腳數(RPC)的DRAM,為需要大量資料儲存空間的AI邊緣應用提供支援,例如參考影像以及足夠的頻寬,以便快速處理資料。他說,RPC DRAM還可以提供外接記憶體,但僅採用扇入型晶圓級晶粒尺寸封裝(FI-WLCSP),使其封裝尺寸可以達到很小,而且省去了基板以及任何線鍵合或覆晶封裝步驟。

RPC DRAM, comparision

RPC DRAM採用FI-WLCSP微型封裝,同時省去基板以及線鍵合或覆晶封裝步驟。(來源:Etron Technology)

萊迪思半導體(Lattice Semiconductor)看好Etron的這款產品潛力,特別是其精巧的體積以及採用RPC DRAM。Lattice策略行銷總監Kambiz Khalilian說,「它可以提供與標準DRAM基本上相同的性能,但接腳數更少。」因此,針對Lattice支援許多攸關性能/折衷的「深度邊緣」應用而言,都是理想的選擇。它讓資料得以在最有意義之處(包括邊緣)進行處理,並以小封裝與低功耗在頻寬不足之處傳送所有資料回到伺服器進行處理。

Lattice採用Etron以低接腳數、微型化WLCSP封裝的RPC DRAM及其高頻寬,進一步補強其高性能且小佔位空間的FPGA系列。這種微型化的WLCSP封裝採用不到傳統DDR解決方案一半的訊號。較少的接腳數意味著可以減少記憶體介面所需要的FPGA資源,並可在較小的PCB組裝上佔用較小的元件空間。

Khalilian說,某些應用情境的記憶體需求比Lattice FPGA嵌入的容量更多。 「這就是RPC DRAM得以發揮作用之處。」例如,在許多邊緣相機應用中,每平方毫米都很重要。讓RPC DRAM更具吸引力之處在於它們可以堆疊在板上,並可根據需要保留Flash的空間,使其不僅可以最佳化佈局,而且還能因應功耗、性能和尺寸之間的折衷。

EPC DRAM, packaging

Etron的晶片藍圖一開始先採用75 x 75mm的三塊板堆疊,包括27 x 27mm的Lattice FPGA,以及13 x 9mm DDR3 DRAM。(來源:Etron Technology)

...繼續閱讀請連結EE Times Taiwan網站