對於要求高精準度和高解析度的數位控制可變直流電壓源來說,脈衝寬度調變(PWM)是可使用的最佳轉換方法。PWM方法於50年前發明,如今已廣泛用於開關電源,尤其是對於直流校準器,這種方法可以實現26位元解析度和0.2ppm的線性度。

PWM數位類比轉換器(DAC)是系統的核心,它定義了脈衝序列中的直流分量,並具有固定的週期和可變的工作週期。從理論上講,這類訊號的直流分量為:

通用PWM方程式:VDC = (VP.tP)/T (1)

其中:VP是脈衝幅度,tP是脈衝持續時間,T是訊號週期。

為了加快轉換過程,現代DAC使用了由積分器和採樣保持(S/H)電路組成的同步低通濾波器。在每個週期結束時,積分器的電壓都會儲存在S/H電路中,這就是整個轉換器的輸出電壓。

一些轉換器在S/H電路的輸出和積分器之間使用了回饋電阻。為了獲得快速準確的轉換,必須使兩個時間常數與脈衝序列的週期相等。《US Patent 3,636,458》明確說明了RF * C = T的需求。第二個需求RI * C = T沒有進行討論,但可以透過將上述通用PWM方程式代入該文公式4而輕鬆求得。

調整兩個時間常數歸結為調整積分電容C或脈衝序列的週期T。兩種方法都面臨一定的困難。最重要的細節是,沒有方案表示應如何自動地進行調整。

這篇設計實例提出了一個電路和一個簡單步驟,填補了空白。使用這種方法僅需進行一次調整,它不是對時間常數,而是對積分器的充電電流進行調整,從而可提供更好的解析度和線性性能。

圖1說明了這一概念。在輸入脈衝期間,開關S斷開,積分電容透過兩個電流充電。第一個電流I1 = VP/R1來自脈衝序列,它是標稱電流的95%。第二個電流來自輔助DAC,它提供0~10%的標稱電流,從而為積分器電壓的斜率提供±5%的調節範圍。在脈衝結束時,積分器的電壓儲存在S/H單元中,積分器透過將開關S閉合來放電。

20200210TA31P1 圖1 輔助DAC為積分器的充電電流提供±5%的調節範圍;比較器可協助微處理器為DAC選擇合適的數字。

將適當的數字寫入DAC,可設置第二個電流的值,可使用逐次逼近技術分別定義數字的每一位元。調整標準來自公式1:當工作週期為50%時,輸出電壓必須為輸入脈衝幅度的一半。電阻R3和R4,以及比較器Cmp可告訴微處理器輸出電壓與所需值的接近程度。

圖2介紹了硬體。它的工作由一個時序電路控制,該時序電路包含G1到G4四個閘,可以為Q1、重定積分器開關和S/H單元內部的儲存開關生成脈衝。

20200210TA31P2 圖2 完整的硬體使用時序電路(G1~G4)控制積分器和S/H工作,使用放大器(IC4a)提高比器靈敏度,並使用電平轉換器(Q2)將比較器輸出連接到微控制器。

如圖3的時序圖所示,VG4在PWM訊號的上升端變為高電平。重定開關Q1打開,使積分器產生負斜坡。在PWM脈衝的下降端,G1和G2產生一個10μs的觸發脈衝,使S/H電路擷取積分器電壓。G3將VPWM和VG2脈衝相加,在完成積分和儲存之前,保持重定開關斷開,在儲存脈衝結束時,開關接通。積分器復位為零,等待下一個PWM脈衝。

20200210TA31P3 圖3 前兩個轉換週期中電路關鍵點的時序圖。

理想情況下,當脈衝幅度為5V且工作週期為50%時,輸出電壓應為-2.5V。校準首先是在微控制器(MCU)內配置PWM系統,產生具有1kHz頻率和50%工作週期的脈衝序列。然後,微控制器將二進位數字「100000000000」發送到DAC,並等待RstInt脈衝的下降端。當下降端到來時,微控制器讀取比較器輸出。R3~R4網路和IC4將VOUT與-2.5V的理想值進行比較。如果VOUT比-2.5V正,則比較器輸出為0,也就是說DAC數字的第一位必須變為0;否則,該位元保持預設值1。然後,微控制器向DAC發送數字「x10000000000」,並根據比較器的反應調整第二位的值;第三個數字是「xx1000000000」,在定義完DAC數字的所有12位元之前,該過程繼續進行。

圖4演示了實際的校準過程。黃色跡線標出了該過程的開始—它發生在RstInt脈衝的下降端。藍色跡線是IC4a的輸出訊號;它在零電壓的兩側反彈並逐漸到達零電壓。零值表示S/H電路的輸出電壓是寬度已調脈衝幅度的一半。4.5位元數位萬用錶測量的實際比率為0.49947,使用專業製造的PCB和高解析度萬用錶可能會實現更好的匹配。

20200210TA31P4 圖4 逐次逼近法可使輸出逐漸逼近VP/2的期望值。

校準完成後,微控制器可以根據客戶設置調整PWM訊號的工作週期。正確設置積分器斜坡的斜率後,只需要經過一個週期的脈衝序列,輸出端就會出現新的電壓。根據理論定義,輸出電壓將精確等於PWM訊號中的直流分量,並且不會產生波紋。重要的是,轉換器可以隨時完全自動地實現校準。

專家提示:為了獲得最佳的調節精準度,請使用專用的參考電壓而不是+5V電源。應確保R3/R4之比盡可能接近2:1,並且IC2和IC4的失調電壓盡可能低。R1和R2是1%的金屬膜電阻,C1是具有低介電吸收率的2%的電容,開關電晶體Q1應具有較小的RON電阻,本設計也可以使用更高解析度的DAC。

(參考原文: PWM DAC settles in one period of the pulse train,by Jordan Dimitrov)

本文同步刊登於EDN Taiwan 2020年2月號雜誌