過去,當運算放大器(op amp)使用±15V電源且輸入/輸出訊號為±10V時,輸入/輸出限制並不至於造成什麼問題。那時,運算放大器的輸出阻抗(Zo)、AC小訊號阻抗和開迴路輸出阻抗大約是25Ω~50Ω的電阻,即使是1nF的電容負載對於輸出也沒什麼不良影響。但那些日子已經過去了。

如今,運算放大器採用許多不同的架構來實現軌對軌的輸入和輸出,以及超低偏置和補償漂移。零漂移和/或斬波穩定運算放大器可以實現這種低偏置和漂移。現在的零漂移或斬波穩定運算放大器都具有複雜的Zo、AC小訊號和開迴路輸出阻抗。從低頻率到高頻率,Zo可以是電阻式、電感式、「雙電感式」、電感式,最後是電阻式的。由於零漂移或斬波穩定運算放大器具有複雜的Zo特性,除非採用有系統的方法進行設計,否則會難以穩定電容負載。

零漂移和斬波穩定放大器具有複雜的輸出阻抗,因此在輸出端出現電容負載時很難穩定。本文將展示如何使用帶有雙反饋的Riso來補償斬波穩定運算放大器的電容負載,並舉例說明該定義由於考慮Zo和負載阻抗(ZL)的相互作用,因而能夠使用其他穩定補償技術來穩定斬波器放大器。在本文的分析中,必須瞭解的一個關鍵概念是運算放大器的複雜Zo以及其與電容負載的相互作用。一旦運算放大器得到補償,應用電路即會相對穩定。

圖1所示的運算放大器AC模型用於分析運算放大器穩定性問題。–IN和+IN之間的差異經由VCVS1增加一倍;VCVS1是具有無限輸入阻抗和0Ω輸出阻抗的壓控電壓源。VCVS1的輸出被饋入一個資料表開迴路增益(Aol)傳遞函數的模組(block)。該資料表Aol模組再饋入Zo (小訊號、AC、開迴路輸出阻抗)模組。ZL模組表示在Voa時連接到運算放大器輸出的任何負載。無論將任何外部ZL連接至運算放大器輸出都將改變資料表Aol,並產生新的專用Aol,可稱之為「負載Aol」。

20200113_capload_TA31P1

圖1:運算放大器AC模型簡化AC穩定性分析。

本文採用一種精密(超低偏置電壓=±0.25µV和零漂移=±0.005µV/℃)的斬波穩定運算放大器OPA388為例。這種運算放大器的特徵是Zo複雜,如圖2所示。從低頻開始到高頻分別是:電阻式(0dB/dec)的Zo、電感式(+20dB/dec)、雙電感式(+40dB/dec)、電感式(+20dB/dec),最終是電阻式(0dB/dec)。如果未能採用有系統的方法,這種複雜的Zo可能讓補償電容負載變得棘手。

20200113_capload_TA31P2

圖2: OPA388 Zo資料表顯示了電感式和「雙電感式」區域。

電容負載將被選定為1μF電容。圖3所示為1µF電容的阻抗曲線與頻率關係。

20200113_capload_TA31P3

圖3:1µF電容的阻抗是恒定−20dB/decade斜率。

透過使用圖4所示的測試電路,OPA388運算放大器巨集模型將用於模擬並繪製OPA388 Zo的特性。

20200113_capload_TA31P4

圖4:開迴路輸出阻抗的巨集模型必須經過測試。

圖5顯示OPA388的Zo模擬結果,與資料表Zo曲線相匹配。

20200113_capload_TA31P5

圖5:OPA388巨集模型的Zo模擬與資料表相匹配。

當我們將ZL (1µF電容阻抗)和圖6的OPA388 Zo曲線組合在一起時,穩定問題馬上現形。圖中並顯示Zo的一階斜率。在fx可看到閉合速度,ZL和Zo斜率差是40dB/dec或60dB/dec。這兩個斜率都顯示ZL和Zo相互作用的共振條件。

20200113_capload_TA31P6

圖6:在ZL上繪製的1µF OPA388 Zo在fx處出現穩定性問題。

圖7所示的測試電路用於測量具有1µF電容負載的OPA388負載Aol模組。

20200113_capload_TA31P7

圖7: OPA388輸出上的ZL=1 µF將會改變資料表Aol。

圖8所示為具有1µF電容負載的OPA388負載Aol曲線。請注意10kHz和20kHz之間的區域,顯示相圖中出現一個突然的相移以及波德圖中的一個峰值。這些特性顯示了Aol曲線中的共振,以及無其他補償技巧可以穩定此電路。

20200113_capload_TA31P8

圖8:OPA388輸出上的ZL=1µF導致負載Aol陡降和達到峰值。

我們將使用圖9的電路進行瞬態負載穩定性測試,以查看1µF電容性負載的OPA388是否可在時域內穩定。IG1是一個設置為1kHz、1mApk和1ns上升/下降時間的電流產生器。這可用於在系統中產生步進干擾,因而有助於讓我們看到閉迴路系統的自然響應,以查找任何過度的過衝和振鈴,從而顯示輕微或完全的不穩定。

20200113_capload_TA31P9

圖9:導入電流源進行瞬態穩定性測試。

圖10圖11 (放大圖)中的瞬態穩定性測試結果清楚地顯示了電路不穩定。透過放大瞬態穩定性測試的結果,可以看到負載電流初始步進變化之後出現連續振盪,顯示電路並不穩定。

20200113_capload_TA31P10

圖10:瞬態穩定性測試結果出現連續振盪。

20200113_capload_TA31P11

圖11:放大後的瞬態穩定性測試顯示三角波振盪。

如果我們繪製OPA388 Zo和CL=1µF電容器的阻抗,如圖12所示,可以添加RL=10Ω、30Ω、100Ω的阻抗線。在負載Aol部份將會看到RL和CL阻抗的串聯組合。而在RL與CL交叉處以上頻率,RL將控制ZL淨阻抗,因為對於兩個串聯阻抗,最高值佔優勢。為了避免ZL和Zo之間的共振,我們需要 < 20dB/dec的斜率差。為了實現這一目標,並最小化RL與Zo電感區相互作用的頻率範圍,可以選擇RL=100Ω,如ZL淨曲線所示。

20200113_capload_TA31P12

圖12:Zo和ZL可輕鬆修改ZL以保持穩定性。

負載Aol將會是透過Zo_ZL_Divider網路執行的資料表Aol,如圖13所示。從100Hz到100kHz,Zo << ZL,所以預計對通過Zo_ZL_Divider的資料表Aol曲線幾乎不受影響。而從大約100kHz到300kHz,預計資料表Aol將由於增加−20dB/dec而衰減,因為Zo > ZL,而且Zo在+20dB/dec不斷增加。

20200113_capload_TA31P13

圖13: Zo和新的ZL模擬(RL=110Ω, CL=1µF)確認了穩定性。

圖14為CL=1µF, RL=100Ω的實際應用。此電源分流器將5V電源分成兩半,成為用於偏置和調節單電源系統中常用的中間電源參考點。OPA388實現ZL=R1+CL,而Voa是負載Aol測量點。請注意,由於OPA388的內部輸入電容被L1隔離,因而添加CCm和Cdiff將其移出外部。

20200113_capload_TA31P14

圖14:電源分流電路使用新的ZL (RL=110Ω, CL=1µF),確保設計穩定。

電源分流電路的模擬圖顯示預期的負載Aol(圖15)。

20200113_capload_TA31P15

圖15:電源分流器負載Aol顯示無增益劇增或快速相移。

圖16的測試電路將用於獲取負載Aol和1/Beta_FB#1 (Voa透過R1 & CL透過R2,然後回到OPA388的–IN)。

20200113_capload_TA31P16

圖16:電源分流器FB#1的以穩定測試。

圖16的測試電路讓我們得以輕鬆繪製負載Aol和1/Beta_FB#1 (圖17)。在fr處,當1/Beta_FB#1和負載Aol相交,而迴路增益(AolBeta)變為0dB時,閉合速率達到60dB (|-40dB/dec −(+20dB/dec)|)。這並不穩定。

然而,如果在第二反饋路徑1/Beta_FB#2時繪製,可以讓電路變得穩定。由於有兩個獨立的反饋路徑,最高的Beta或最低的1/Beta佔優勢,將會是運算放大器的主要選擇。以上所示的1/Beta_Net和負載Aol在fcl處相交,閉合速率為20dB/decade。從一階穩定性校驗來看,這顯示運作穩定,但需要一個迴路增益振幅和相圖來確定終極相位裕度。

值得注意的是,我們將fz1放在約為½×fw的1/Beta_FB#2路徑中,大約是兩條反饋路徑相交處。此經驗法則確保在元件容差範圍,而不至於創建會在1/Beta淨響應出現峰值的‘The Big Not’,從而導致電路不穩定。在約16kHz的fw處,如果1/Beta_FB#2主導地位時,則會失去對1/Beta_FB#1的控制,而且無法因應16kHz以上頻率時在Vout出現的干擾。

20200113_capload_TA31P17

圖17:電源分流器1/Beta_FB#2添加到負載Aol和1/Beta_FB#1上。

現在讓我們重新回到原來的電路,以確定在何處添加1/Beta_FB#2。當CL = short和C4 = short時,設置1/Beta_FB#2的高頻增益,以便利用R5/R2進行近似計算。因為CL將變為>>: C4,CL將在C4為short之前變為short,所以fz1可以由C4和R5確定,如圖18所示。

20200113_capload_TA31P18

圖1 8:電源分流器的原始電路可用於分析在何處放置1/Beta_FB#2。

圖19所示,最終的負載Aol和1/Beta_Net與我們預期的一階近似值一致。該近似值是利用負載Aol和1/Beta_FB#1圖上的1/Beta_FB#2曲線繪製而成的。

20200113_capload_TA31P19

圖19:電源分流器負載Aol和1/Beta_Net確認了fcl處的穩定性。

最終的迴路增益振幅和相圖確定了穩定電路,fcl處(迴路增益為0dB)的相位裕度為64.8度,如圖20所示,相圖中並沒有快速相移,波特圖中也未出現峰值。

20200113_capload_TA31P20

圖20:電源分流器的最終迴路增益顯示良好的相位裕度以確保穩定性。

為了進行全面檢查,我們將在圖21中再次使用負載瞬態穩定技術。

20200113_capload_TA31P21

圖21:電源分流器負載瞬態確認1/Beta_FB#2的穩定運行。

圖22的負載瞬態穩定性測試結果確認了在運算放大器Voa之外,並不會因為在輸出端有劇烈的步進干擾而產生過衝或振鈴。

20200113_capload_TA31P22

圖22:電源分離器Voa的過衝和設置均確認可穩定運行。

閉迴路AC傳遞函數的最終檢查顯示使用圖23的測試電路時在Vout處的頻寬控制情況。

20200113_capload_TA31P23

圖23:電源分流器閉迴路AC傳遞函數將顯示控制頻寬。

在本文中,一階1/Beta圖顯示約在16kHz的1/Beta_FB#2開始佔據主導。圖24中的最終結果顯示−3dB閉迴路頻寬為25kHz。由此可以推衍所有的數學公式以進行預測,但在採用精確運算放大器SPICE巨集模型(符合資料表的Zo和Aol)的情況下,為什麼不直接以模擬器來執行?

20200113_capload_TA31P24

圖24:電源分流器閉迴路頻寬確認一階估算。

(參考原文: Who’s afraid of the big bad capacitor load? Little red chopper-stabilized amp?,by Tim Green)

本文同步刊登於電子技術設計雜誌2020年1月號