經典的四電阻差分放大器可因應許多量測上的難題。但總有一些應用需要的彈性比這些放大器所能提供的更高。由於在差分放大器中電阻匹配直接影響到增益誤差和共模抑制比(CMRR),所以將這些電阻整合到同一個裸片上可以實現高性能。但是,若是僅依靠內部電阻來設定增益,用戶便無法在製造商的設計選擇之外彈性地選擇自己想要的增益。

在訊號鏈中使用固定增益放大器時,如果需要更多的增益,通常會增加另一個放大器級來實現所需的總增益。雖然這種方法非常有效,但它會增加整體的複雜性、所需的板面空間、雜訊及成本等。或者,您也可以選擇另一種方法,在不增加第二個增益級的情況下增加系統增益。透過在固定增益放大器上增加幾個電阻來提供正反饋路徑,可以減少整體的負反饋而獲得更高的整體增益。

在典型的負反饋配置中,反饋給反相輸入的輸出部分被稱為β,電路的增益為1/β。β=1時,整個輸出訊號被返回予反相輸入端,由此實現單位增益緩衝器。β值較低時,實現的增益較高。

20191219_ADI_TA71P1

圖1:負反饋:非反相運算放大器配置。

為了提高增益,必須降低β。這可以透過增加R2/R1的比率來實現。但是,目前對於固定增益的的差動放大器還沒有辦法透過降低其傳輸到反相端的反饋來提高整體增益,因為這需要用到更大的反饋電阻或更小的輸入電阻。透過將輸出反饋提供予差動放大器的基準針腳,也就是同相輸入端,即可提高之前的固定增益放大器的增益。此放大電路產生的複合反饋係數β(βc)是β-和β+之間的差值,該係數同時也將決定放大電路的增益和頻寬。請注意,β+提供的是正反饋,因此必須確保淨反饋仍然為負(β–>β+)。

20191219_ADI_TA71P2

圖2:組合β。

為了使用β+調節電路增益,第一步是計算β- (初始電路的β)。注意,衰減項G_attn是差動放大器的正輸入訊號與運算放大器的同相端輸入之比。

20191219_ADI_TA71F1

一旦選定所需的增益,就可以確定所需的β以及β+。因為固定增益放大器的增益是已知的,所以能夠很簡單地計算出β。

20191219_ADI_TA71F2

β+的量正好是輸出訊號返回至運算放大器的同相輸入端的一部分。記住,反饋會通過β+路徑至基準針腳,反饋訊號會透過兩個電阻的分壓器(見圖3),這兩個分壓電阻阻值必須要透過計算才能實現正確的β+。

差動放大器的一個關鍵特性是CMRR。正極和負極網絡上的電阻比是否匹配對於能否實現卓越的CMRR至關重要,因此電阻(R5)也應該與正輸入電阻串聯,以平衡基準針腳上增加的電阻。

20191219_ADI_TA71P3

圖3:四電阻固定增益差分放大器:增益調整。

為了確定電阻R3和R4,可以使用戴維寧等效電路(Thévenin equivalent circuit)來簡化分析。

20191219_ADI_TA71P4

圖4:戴維寧等效電路。

如上所述,為了保持良好的CMRR,必須添加R5。R5的值由R3和R4的並聯組合決定,其係數與輸入衰減器中的電阻相同。因為R1/R2 = (1/G_attn) - 1這個比率,R1和R5分別可以用比率已定的R2和R3||R4代替。

20191219_ADI_TA71F3

20191219_ADI_TA71P5

圖5:經過簡化的正輸入電阻網路。

如前所述,VOUT至簡化電路的A_in+的增益必須等於1/β+。

20191219_ADI_TA71F4

由於R3和R4拉載運算放大器,所以應該注意不要選擇太小的值。一旦選定了所需的負載(R3 + R4),就可以利用公式4輕鬆計算出R3和R4的值。R3和R4確定之後,可以利用R3||R4 × β計算得出R5。

因為此種技術依賴於電阻比,所以具備很高的靈活性。在雜訊和功耗之間需要進行權衡,電阻值應該足夠大,可以防止運算放大器過載。此外,由於R5與R3和R4成比例,所以應該使用相同類型的電阻,以在各種溫度下保持良好性能。如果R3、R4和R5一起漂移,那麼這個比例將保持不變,並且由於這些電阻,即使有熱漂移也會保持在最低水平。最後,由於運算放大器的增益更高,所以獲得的頻寬會按照增益頻寬積的βc/β比例降低。

AD8479就可以實現這種技術的典型應用,它是一個單位增益的高共模差動放大器。AD8479能夠在±600 V共模下測量差分訊號,並且具有固定的單位增益。有些應用需要的增益大於單位增益,因此很適合採用之前所提及的技術。電流感測應用需要的另一個常見增益是10,因此可以使G1 = 10。

由於AD8479會衰減共模訊號來獲得更高的差分訊號,之後得到單位系統增益,所以在實施增益調整時需要考慮這一點。

20191219_ADI_TA71F5

由於正基準的增益為60,正輸入的增益為1,所以電路的噪聲增益為61。此外,由於總體增益是一致的,所以G_attn必須是1/ 雜訊增益:

20191219_ADI_TA71F6

R3和R4可以使用公式6計算得出:

20191219_ADI_TA71F7

AD8479的增益為指定增益,負載為2kΩ,所以R3 + R4的目標增益如下。

20191219_ADI_TA71F8

為了使用標準電阻值構建這個電阻,所以需要使用並聯電阻來實現比使用單個標準電阻可以實現的更準確的比例。

20191219_ADI_TA71F9

20191219_ADI_TA71P6

圖6:G = 10時,AD8479的最終原理圖。

從圖7中可以看出,獲得的輸出(藍色)是預期輸入(黃色)的10倍。

20191219_ADI_TA71P7

圖7:G = 10時,AD8479的輸入和輸出示波器截圖。

增益為10的電路的標稱頻寬應為典型的AD8479頻寬的1/10,這是因為βc/β– = 1/10,而實際測量的–3 dB頻率為48 kHz。

20191219_ADI_TA71P8

圖8:G = 10:-3dB頻率時的AD8479。

圖9顯示獲得的脈衝響應和特徵與預期一致。壓擺率與標準的AD8479壓擺率一致,但因為頻寬減小,所需的建立時間更長。

20191219_ADI_TA71P9

圖9:G = 10:脈衝響應時的AD8479。

由於新電路為運算放大器的兩個輸入端提供反饋,所以運算放大器的共模會受到兩個輸入端的訊號影響。這會改變電路的輸入電壓範圍,因此應該對其進行評估,以免過度驅動運算放大器。此外,由於雜訊增益增加,所以輸出端的雜訊電壓頻譜和峰-峰值也會按相同比例增加;但是,當訊號被引用到輸入時, 產生的影響可以忽略不計。

最後,增益增加的電路的CMRR與前一個電路的CMRR相等(假設R3、R4和R5電阻不會額外增加共模誤差)。由於R5是用於在增加R3和R4的情況下來修正CMRR的,所以可以對CMRR進行調優,使其比原來使用R5的電路更好。但是,這需要進行微調,且在此過程中,您需要適當權衡和調整CMRR的增益誤差。

建置這個過程時,您可以運用固定增益差分放大器的優點而不受其固定特性限制。由於該技術是通用的,它還可以和許多其他差分放大器一起使用。在不增加任何主動元件的情況下,簡單增加三個電阻可以在訊號鏈中實現更高的靈活性,這有助於降低成本、複雜性和電路板大小。