智原科技(Faraday Technology)與聯華電子(UMC)宣布推出基於聯電22奈米超低功耗(ULP)與22奈米超低漏電(ULL)製程的基礎元件IP解決方案。

該22ULP/ULL基礎元件IP已成功通過矽驗證,包含多重電壓標準元件庫、ECO元件庫、IO元件庫、PowerSlash低功耗控制套件以及記憶體編譯器,可大幅降低晶片功耗,以滿足新一代的SoC設計需求。

針對低功耗SoC需求,智原的22ULP/ULL基礎元件IP具備進階的繞線架構,以及最佳化的功率、性能和面積設計。相較28奈米技術,22奈米元件庫可以在相同性能下減少10%晶片面積,或降低超過30%功耗。

此外,該標準元件庫可於0.6V至1.0V廣域電壓下運作,亦支援SoC內的Always-on電路維持超低漏電;多樣的IO元件庫包括通用IO、多重電壓IO、RTC IO、OSC IO和類比ESD IO;記憶體編譯器具有雙電源軌功能、多重省電模式、和讀寫輔助功能等特色。