針對直流(DC)耦合脈衝放大器,設計人員希望獲得高壓擺率(slew rates)和低雜訊,通常必須採用增益頻寬極高、非單位增益穩定的電壓反饋運算放大器。這類運算放大器由於其內部補償電容較低,因此獲得了「去補償」(decompensated)的稱號,並可以提高壓擺率,而且由於其輸入級跨導gm較高,因此可以實現超高增益頻寬,並降低輸入電壓雜訊。

遺憾的是,許多設計人員在試圖將這些敏感的去補償元件用於低增益時總是事與願違。相較於高增益頻寬電壓反饋設計,電流反饋拓撲因其優異的壓擺率和低增益穩定性而受到歡迎。然而,電流反饋運算放大器雖然具有優異的高頻性能,但是DC精度卻較差,輸出雜訊也較高。

運算放大器設計人員推薦了各種形式的外部補償,以便利用去補償電壓反饋運算放大器在低訊號增益時的DC精度、低雜訊和高壓擺率。然而,之前推薦的補償方案存在很多缺點。例如,有些運算放大器可以存取內部補償節點,但增加這個主導極點補償會直接降低壓擺率。常見的超前-滯後(lead-lag)補償技術在閉迴路響應中會產生極點-零點(pole-zero)對,從而導致糟糕的脈衝響應和設置特性。

一種新的外部補償方法可以在低訊號增益下實現對簡單二階低通響應的完全控制。這種技術對任何內部去補償的運算放大器來說,都可以在任何反相增益下實現良好控制的頻率響應。去補償運算放大器的輸出端可實現最大壓擺率,同時輸出雜訊電壓密度隨頻率的增加而增加。此輸出雜訊增加是因為雜訊增益中必須達到峰值,才能實現平坦的閉迴路頻率響應。被動後置濾波可以顯著降低此雜訊的影響。

將這種外部技術搭配高品質的去補償電壓反饋運算放大器,所實現的絕對DC精度遠遠優於高速電流反饋方案。相較於等效電流反饋方案,其雜訊和壓擺率相當,諧波失真則更低得多。再做些額外工作,就可以使用這種補償來模擬電流反饋運算放大器的增益頻寬獨立特性。使用電壓反饋運算放大器實現的增益頻寬獨立性對於反相求和應用非常有用,有助於在設計過程中方便地調整求和權重。

一旦瞭解其拓撲並推導出基本的傳遞函數,就可以根據所需的訊號增益和放大器特性來預測放大器的性能。有三種設計實例可說明該補償技術如何最大程度地提高可用實現的平坦頻寬、建置濾波器,或創建增益頻寬獨立的設計(以及為什麼需要它)。

分析補償電路

這種補償技術非常簡單,只需在標準的反相運算放大器配置中增加兩個補償元件CS和CF (圖1)。以前有關此電路的討論都集中在使用CF來補償寄生CS上。下述分析將重點說明如何設置CS和CF,才能在任何訊號增益下,即使是補償程度最低的運算放大器也能獲得控制良好的閉迴路二階低通頻率響應。

20191009_OP_AMP_TA31P<sub>1</sub> 圖1:由CF和CS組成簡單但從未探索過的補償電路。利用這種技術,就可在低增益時使用去補償電壓反饋運算放大器,以取得電流反饋運算放大器的高頻優勢和電壓反饋元件的DC精度。

利用運算放大器的單極點開迴路模型可以很輕鬆地分析此電路。如果沒有CS和CF,單極點運算放大器模型就不適合,因為去補償運算放大器的高階極點完全決定低增益時的閉迴路響應。但是,使用補償元件,就可以將其簡化為單極點設計。

反相配置是這種補償工作的唯一方式,除此之外,它還具備其他一些優點。由於V+輸入端沒有共模訊號擺動,因此大多數運算放大器的反相配置可實現高壓擺率、高全功率頻寬和低失真。這種反相模式有很多好處,但也要付出代價,即RG會引起輸入阻抗,運算放大器的同相輸入電壓雜訊之DC雜訊增益也會高一點。。

圖1中的電路可以採用波特圖分析形式寫出拉普拉斯(Laplace)傳遞函數:

20191009_OP_AMP_TA31E1 其中 20191009_OP_AMP_TA31E2-3 且單極點運算放大器的開迴路增益為 20191009_OP_AMP_TA31E4

該傳遞函數的關鍵組成部分包括:

  • ZF/RG,理想運算放大器(具有無限開迴路增益和頻寬)的訊號增益;
  • 1+ZF/RG,迴路增益的雜訊增益部分(也等於從同相輸入到輸出的增益);
  • A(s),運算放大器隨頻率變化的開迴路增益。

在DC情況下,公式1中的分母約等於1,分子等於-ZF/RG,這是理想的低頻訊號增益。我們通常靠查看相應的波特圖(如圖2所示)來進行穩定性分析。波特圖的幅度部分比較雜訊增益的幅度與開迴路增益的幅度,分別是公式1分母中分數的上部和下部。在這兩條曲線交叉處(即迴路增益交點處)的頻率,迴路增益下降到1V/V(0dB),而在簡單的運算放大器應用中,閉迴路頻寬發生滾降。由於公式1的分子中還包含一個極點,因此這種簡單的分析並不足以確定閉迴路響應。

20191009_OP_AMP_TA31P2 圖2:對於補償網路設計,波特圖分析指出了雜訊增益曲線傾斜部分的單位增益交點(Z0)、由反饋補償網路設定的極點(P1)、低頻雜訊增益(G1),以及迴路增益交越處的雜訊增益(G2)

通常還需要考慮迴路增益的相位。但是,公式1最終可簡化為簡單的二階低通傳遞函數,可以經由控制該傳遞函數的ω0和Q來繼續設計。從波特圖分析中的幅度部分可以瞭解到設計中會發生什麼,但不能用該幅度資訊設置CS和CF。現在,假設迴路增益交越發生在雜訊增益足夠高的位置——這樣就可以安全忽略掉A (s)的高階極點——那麼就可以忽略相圖(phase plot)。

將兩個阻抗值ZF和ZG以及運算放大器的開迴路增益運算式 A(s) 代入公式1,得到:

20191009_OP_AMP_TA31E5

重新調整這個公式,將分母中的雜訊增益表示為零極點的形式,得到:

20191009_OP_AMP_TA31E6

分母中的各項構成該傳遞函數的開迴路增益部分。運算放大器的開迴路增益具有高DC值的AOL和主導極點ωA。雜訊增益具有1+RF/RG的DC增益、低頻零點和高頻極點,可在較高頻率下將雜訊增益變平至1+CS/CF。圖2所示的完整波特圖顯示了此迴路增益的增益幅度部分,以及對設計至關重要的一些關鍵頻率。

這些關鍵頻率(以Hz表示)包括GBP、Z0和P1。GBP就是所選運算放大器的增益頻寬積(GBP=AOL ωA /2π Hz)。Z0等於1/[2πRF(CS+CF)],是雜訊增益曲線傾斜部分的單位增益(0dB)交點。雜訊增益的實際零點出現在G1Z0=Z1處。G1和G2分別為低頻和高頻雜訊增益。

P1是反饋網路的極點,等於1/(2πRFCF)。調整該極點和Z0可以控制閉迴路頻率響應。P1還等於Z0G2,即Z0乘以由電容器比率所確定的高頻雜訊增益。

圖2中另一個令人感興趣的點是雜訊增益曲線傾斜部分的投影與開迴路增益曲線在Z0和GBP的幾何平均值處的交點。這個點即為閉迴路二階響應的特徵頻率F0(見附錄:二階低通響應特性)。當將P1設置為小於此幾何平均值時,雜訊增益曲線與開迴路響應曲線以G2的增益相交。雜訊增益與開迴路響應的交點為FC,它將等於具有相同GBP且以同相雜訊增益G2工作的單位增益穩定運算放大器的閉迴路頻寬。

此分析的一個關鍵假設是可以控制G2的值,使其大於運算放大器指定的最小穩定增益。正因為是以這一高雜訊增益發生交越,才能以-RF/RG的低訊號增益使用非單位增益穩定運算放大器。但是,運算放大器製造商對最小穩定增益的定義沒能達成一致。一些製造商使用典型的相位餘裕目標,其他製造商則使用最大峰值,還有一些製造商則實際指定引起閉迴路響應發生振盪的增益。通常,大多數資料手冊均會推薦一個不會引起振盪的最小增益值。該設計的目標是使迴路增益以足夠高的G2雜訊增益與開迴路響應相交,從而可以安全忽略掉A(s)的高階極點。如果資料手冊上的最小穩定增益確實是推薦的最小工作值,那麼將交越點定在該增益的1.5倍應該是安全的。當然,這個安全區只是一個估計值,它會因元件和製造商的不同而異。大多數製造商都提供巨集模型,可以用它來微調這個值。

可以廣泛使用波特圖中的頻率和增益,深入瞭解二階閉迴路傳遞函數的代數解。由於該設計要求出補償元件(CF和CS)的值,以下方法採用角頻率單位。將此單位轉換為圖2所示的赫茲,只需要除以2π。

將公式6的傳遞函數擴展為標準的首一形式(即按最高次項到最低次項寫多項式,且最高次項係數為1),可以得出:

20191009_OP_AMP_TA31E7 其中 20191009_OP_AMP_TA31E820191009_OP_AMP_TA31E9

儘管這一完整的傳遞函數最終變成二階低通響應,看起來可喜可賀,但算式的每一項看上去卻仍然有點棘手。透過一些處理和謹慎的簡化,可以得出ω0和Q的簡單運算式,而清晰地反映設計方法。

具體來說,如果體認到AOL遠大於1+RF/RG,就可以簡化ω0根號內部。去掉1+RF/RG算式項,根據AOLωA=GBP和1/((CF+CS) ×RF)=Z0(見圖2),簡化分母中Q的運算式,就可以得到以下公式,其中G2=1+CS/CF,G1=1+RF/RG

20191009_OP_AMP_TA31E1020191009_OP_AMP_TA31E11

再回頭參考圖2中的波特圖,這些簡單的公式顯示二階閉迴路響應的特徵頻率為ω0,即 Z0 和放大器GBP的幾何平均值。此外,該特徵頻率與高頻迴路增益交越頻率(FC)和雜訊增益(Z1)零頻率之和的比值確定了Q值。如果已經選定放大器和所需的訊號增益(G1=|SIGNAL GAIN|+1),則只需設置Z0和P1(或等效的 G2)即可實現補償。

最大頻寬設計

公式11中幾乎所有確定閉迴路響應Q的元素都是已知的。系統設計人員可確定放大器的GBP和所需的低頻雜訊增益。一旦選定目標Q值,就只需設置Z0和G2。這一分析方法中的關鍵簡化是審慎地設定G2的值,使其大於所選運算放大器指定的最小穩定增益,從而可以繼續忽略高頻開迴路極點所產生的相移。為了獲得盡可能大的頻寬,需要將目標G2設置得非常接近最小穩定增益。如前所述,以下設計實例採用的係數是最小穩定增益值的1.5倍。若是略為隨意地設置 G2 ,則可以使用公式12求解 Z0。要設置Z0,就必須求解以下的二次方程:

20191009_OP_AMP_TA31E12

Z0的一個精確解是 20191009_OP_AMP_TA31E13

然而,當G_2/G_1>6Q2時,可以將它近似為

20191009_OP_AMP_TA31E14

選擇G1和G2並確定Z0後,實際上就可確定P1=G2Z0。然後,將圖2中Z0和G2的公式組合起來求解CF和CS

20191009_OP_AMP_TA31E1520191009_OP_AMP_TA31E16

需要注意,當目標Q值為0.707時,可以將公式13代入公式10,得到最大F0,在以下條件時,F0約等於F-3dB:已知運算放大器的GBP、與期望訊號增益對應的G1,以及實現穩定所需的高頻增益G2。所得公式17顯示了使用這種補償技術可獲得的最大平坦頻寬:

20191009_OP_AMP_TA31E17

讓實際設計的頻寬最大化

這種補償技術最具吸引力之處在於低訊號增益時成功使用非單位增益穩定的電壓反饋運算放大器,同時保有元件的最大壓擺率和DC精度。表1總結了一對電壓反饋運算放大器的關鍵規範。例如,Burr-Brown(隸屬於TI)的OPA627是單位增益穩定運算放大器;OPA637則是去補償版本,其最小建議增益為5V/V。在這種情況下,去補償OPA637的輸入電壓雜訊與OPA627一樣,但OPA637的壓擺率(和高頻開迴路增益)明顯高於OPA627。在使用了該補償技術的完整設計中,可以比較OPA627與OPA637的性能。

20191009_OP_AMP_TA31T1 表1:運算放大器規範。

為了對OPA637實現增益為2(G1=3)的設計目標,表2總結了圖2波特圖分析中所得的關鍵頻率,以及設置該補償所需的元件值。反饋電阻值的選擇需要綜合考慮高輸入阻抗 (RG=RF/(G1-1) )與保持補償電容大於這些節點的寄生值。

20191009_OP_AMP_TA31T2 表2:增益為2的OPA637實例。

為了實現此測試電路,還必須考慮元件的寄生電容和測試介面要求。為了涵蓋寄生效應,實際的測試電路設計(圖3)將CF值降低了0.2pF,並將CS值減去了OPA637輸入端的15pF寄生電容。測試電路中還包括輸入和輸出端的50Ω阻抗匹配電阻,以匹配假設的50Ω測試設備來源阻抗和負載阻抗。

20191009_OP_AMP_TA31P3 圖3:一旦利用補償完成了增益為-2V/V的最大頻寬放大器設計,就得稍稍調整電容值,以涵蓋寄生電容,即CF為11.3pF,CS為60pF,分別比計算值小0.2和15pF。

添加與輸入匹配的電阻會稍微使G1值從3.0變為2.95。這一變化對F0沒有影響,對Q的影響也很小,因為公式11中的G1Z0部分相對於GBP/G2較小。測試電路從同相輸入到接地還包含一個偏置電流抵消電阻。該電阻等於RF和RG的並聯值,可以改善偏置電流產生的輸出DC偏移。透過合理地運用這個匹配電阻,輸入偏置電流產生的輸出DC誤差就等於輸入偏移電流乘以反饋電阻值。用一個大電容器與這個同相輸入電阻並聯,可以使電阻器Johnson雜訊和偏置電流雜訊所產生的雜訊項衰減。FET輸入OPA637由於其偏置、偏移和雜訊電流項相對於電壓偏移和雜訊項都是無窮小,因此不需要在同相輸入端使用這兩個元件。圖3中的測試電路包括這些元件,適合採用雙極型輸入運算放大器的一般應用。

對於雜訊增益為3(訊號增益為2)、穩定增益為5的運算放大器,其測試電路的頻率響應(如圖4a)相當平坦。頻率響應確實顯示出輕微的峰值,這顯示實際電路的Q值略大於0.707,而不是目標值0.64。Q值的這種差異將頻寬從7.7MHz的目標值稍稍增至9.8MHz,並在脈衝響應中產生了一些超調和振鈴(如圖4b)。顯然,這有可能是因為目標G2太接近最小穩定增益,而不能排除高階極點的影響,也可能是因為寄生電容與估計值不同。因此,採用較高的G2值,就可以使預測結果與測量結果更吻合。

20191009_OP_AMP_TA31P4 圖4:對於未打算在低增益下使用的放大器來說,最大頻寬設計的小訊號頻率響應(a)顯示放大器響應非常平坦。響應的峰值比預期稍高,這會引起脈衝響應產生一定量的超調和振鈴,形成±1V的輸出擺幅(b)。

可以將OPA637的這種反相補償與增益為+2V/V的單位增益穩定OPA627最大頻寬設計進行比較。相較於OPA627透過反相補償所產生的8MHz頻寬,OPA637的頻寬稍高一些,約為9.8MHz。但是,由於壓擺率不同,OPA627在輸出步級(step)大於2.4V時壓擺率有限,而OPA637在輸出端支援高達4.2V的壓擺率無限步級。如果此4V即為ADC的輸入範圍,那麼OPA637所產生的脈衝響應會比OPA627更快地穩定到終值。

例如,對OPA637進行這種補償可以實現低增益的ADC緩衝器,它對於大輸出步級具有出色的穩定時間。當驅動輸入電壓範圍為4Vpp的10位元ADC時,該電路具有絕對DC精度(無微調)且峰值輸出雜訊不超過1/4LSB。最壞情況輸出DC誤差為0.75mV,最壞情況輸出峰值雜訊為0.9mV。到達1/2LSB的穩定時間為33ns。

如果所用元件的最小穩定增益差異較大,則相同運算放大器的單位增益穩定版本和去補償版本之間的性能改善會更為顯著。

預測輸出雜訊

任何形成非單位增益穩定運算放大器雜訊增益的補償技術,都會隨著頻率的增加而產生更高的輸出雜訊。這種補償技術增加了運算放大器同相輸入電壓雜訊的增益,如圖2波特圖的雜訊增益部分所示。大多數情況下,運算放大器的同相輸入電壓雜訊決定了圖1電路的總輸出雜訊。如波特圖所示,此輸入電壓雜訊的增益從G1開始,在 Z1=G1Z0處有一個零點,最後有兩個二階極點,它們與在反相補償設計中的設置相同。當雜訊或訊號加到圖1中的同相輸入端(V+)上時,其傳遞函數是:

20191009_OP_AMP_TA31E18 (參考公式8和9可知代入此公式的算式項。)

描述輸出雜訊的一種方法是計算等效雜訊功率頻寬(NPB),當將其乘以恒定的輸出雜訊功率值時,可得到與實際頻率響應相同的總積分雜訊功率。如果隨意採用同相輸入電壓雜訊經由G1放大所得輸出雜訊,即同相輸入電壓雜訊所引起的低頻輸出雜訊作為恒定的雜訊值,可以計算出等效NPB,如下:

20191009_OP_AMP_TA31E19

這個雜訊是將公式18中的增益幅度的平方對頻率從0到無窮大積分,然後除以低頻雜訊增益的平方(G12)。這個積分已大幅簡化,而且當將Q值設置為0.707時,可以求出閉合解。去掉公式19分母的中間項後,就可以使用積分表求解包括1/(x4 + c4)的形式。使用圖2中定義的算式項並假設Q值約為0.707,可以得到等效NPB:

20191009_OP_AMP_TA31E20

這個公式中的最後一項通常遠小於1,可以忽略。如果只是將放大器的G1(頻寬等於GBP/G1)乘以頻寬與實際二階閉迴路響應的特徵頻率(F0=√Z0GBP)的比值,那這個公式顯示NPB約等於單極點頻寬。

要使用這一計算所得的NPB,將運算放大器的同相輸入電壓雜訊乘以G1,可以算出輸出端的低頻點雜訊。然後,將該結果乘以公式20的平方根,可以得到積分雜訊(EO(RMS))。對圖3的設計實例執行這些計算,其中Q≈0.707,可得:

20191009_OP_AMP_TA31E21

以上分析顯示,為了得到與頻率範圍內實際輸出雜訊相同的積分雜訊功率,假設輸出雜訊恒定並計算所需的NPB,由於雜訊增益增加到G2,輸出電壓雜訊會顯著增加。評估NPB的這一積分根據的假設是,公式18中的運算放大器頻率響應會自我限制輸出雜訊。

考慮此雜訊的另一種方法是計算等效輸入電壓雜訊,在簡單的低通巴特沃斯(Butterworth)頻寬內將其積分到相同功率。這種方法可以對該技術和其他獲得理想頻率響應的方法進行簡單比較。當Q = 0.707時,簡單二階Butterworth響應的NPB等於 1.11F0=1.11F-3dB。我們可設置等式來定義等效輸入點雜訊(EM),在由1.11F0設置的NPB內對其進行積分,可得到與實際響應相同的總輸出雜訊功率,如下所示:

20191009_OP_AMP_TA31E22

其中,EN是運算放大器的輸入電壓雜訊。EM的解為:

20191009_OP_AMP_TA31E23

該公式顯示,等效輸入參考點雜訊電壓的增加和GBP/G1與Z1之比的平方根成比例。對圖3中的設計實例評估此公式,得到的等效輸入雜訊電壓為17.1nV/√Hz(遠高於運算放大器固有的4.5nV/√Hz)。將此結果乘以低頻雜訊增益G1,然後乘以1.11F0的平方根(表2),可得到積分雜訊。該計算得出的積分雜訊與公式21得出的相同,均為158mVRMS。公式23很有用,它清楚地顯示了採用這種補償方法在雜訊方面付出的代價。

後置濾波可以顯著減小這種影響。例如,如果完全濾除F0之後的輸出雜訊,則使用公式23計算出的等效輸入雜訊將減少一半(根號內部的1.5變為0.378,為1.5的1/4)。如果採用截止頻率為F0的後置濾波,採用圖3中的補償方案,其中OPA637雜訊增益為3(訊號增益為2),所得到的等效同相輸入參考點雜訊電壓幾乎為採用OPA627時的2倍(8.55nV/√Hz)。然而,這種設計的壓擺率也是OPA627(表1)的2倍以上,並且對於低於Z1的頻率,其迴路增益也高得多,因此具有較低的諧波失真。

實現二階低通濾波器

由於現在設計目標是控制二階低通響應(原則上是脈衝響應控制),因此可使用此拓撲和相應的性能公式來實現任意二階響應。可以改寫公式10和11來實現此目的。首先,假設已選定放大器及其相應的GBP,以及ω0和Q的設計目標。現在可選定G1或G2的值,然後求解另一個。為了控制高頻雜訊,首先使用公式10和11根據G2求解G1,然後計算G2的約束條件而得到解。例如,首先求解公式10得到Z0。然後,將此Z0代入公式11求解G1,如下:

20191009_OP_AMP_TA31E2420191009_OP_AMP_TA31E25

只有在G2>(GBP3Q/ω0)時,G1才有解。因此,在低雜訊濾波器設計中,這種拓撲最適合Q較低且ω0不遠小於GBP的情況。瞭解了這一點,如果想將期望的DC訊號增益設置為(1-G1),可以將公式25倒過來求解G2

20191009_OP_AMP_TA31E26

為了獲得好的結果,G2至少應大於放大器最小穩定增益的2倍。顯然,此分析也適用於單位增益穩定的運算放大器。此外,公式26的分母應大於零。因此,GBP/Q必須大於G1ω0。表3提供一個設計實例以及所得到的與圖2波特圖相對應的關鍵頻率和增益。

20191009_OP_AMP_TA31T3 表3:低通濾波器設計。

從此設計的波特圖可以看到,P1出現在雜訊增益與開迴路曲線相交處(即F0為5MHz)之後。大部分簡化的穩定性討論都強烈反對迴路增益在交越處截止速率大於40dB/dec。然而,該設計使用較高的截止速率來實現複雜的閉迴路極點。雖然使用這種方法設計二階低通濾波器的應用範圍有限,並且輸出雜訊似乎較高,但它可以實現低靈敏度設計。設計中最多變的部分是放大器的GBP。GBP增加10%,ω0將增加5%,Q將減少1.3%。這種結果顯示根軌跡相對於GBP原則上在s平面上是從原點出發的徑向運動。

對於給定的非單位增益穩定運算放大器來說,若它以小於規定最小值的雜訊增益G1而工作,則採用這種補償技術的第一個實例能夠從中獲得盡可能多的頻寬。接下來的濾波器設計應用顯示,如果將P1設置在大於開迴路響應和雜訊增益的交點的位置,可以獲得非常穩定且適當的Q值設計。還有第三種方法可以應用該補償技術,圖2中的波特圖以及求解ω0和Q值的公式10和11提供一種實現增益頻寬相獨立的方法。

值得注意的是,如圖2所示,如果在保持G1低於G2的情況下改變G1,則F0不受影響。保持圖1中所有其他元件不變,調整RG值只會改變圖中低頻段的雜訊增益。然而,雜訊增益曲線最終會與相同的+20dB/dec曲線(與0dB在Z0處相交,與開迴路增益曲線在F0處相交)相交並隨之移動。低頻雜訊增益G1的變化,以及反相訊號增益的相應變化,不會影響圖2中的關鍵頻率Z0和F0 。只有二階響應的Q值會隨G1而略微變化。

參考公式11以及用作圖釋的波特圖,增加G1會導致Z1的增加,而由比率F0/(FC+Z1)確定的Q值則會略微減小。如果將Z1的初始設計點設置為遠低於FC,則在不改變F0的情況下,只需略微改變Q值即可實現G1的大幅改變。因此可以實現二階頻率響應相對於訊號增益較為恒定,並保持所有其他參數不變。對於RG變化,二階響應的根軌跡是一個恒定的ω0圓,且Q值對RG以及G1的敏感性極低。

讓初始Z1值較FC更低,等於使G2遠大於G1。這一設置意味著該設計要設定較低的F0值以避開GBP限制,並且要更加靠近以仿效電流反饋運算放大器的優勢。當然也可以用其他方式理解該設置。一開始將G2設置得較高(P1< F0)會使閉迴路頻寬較低。然後,從G1=G2開始,閉迴路頻寬應接近FC。當減小G1時,該補償會抑制頻寬增加——這種情況在電壓反饋放大器中通常會隨增益降低而發生。相反地,補償形成的雜訊增益會使閉迴路響應更接近於簡單的電阻雜訊增益G2

實現這種設計的一種方法是首先將Q值設為0.707(最平坦的Butterworth值),並認識到當Q=0.707時F-3dB等於圖2中的F0。然後,當目標F-3dB遠小於最大頻寬設計時,求解公式10可得到所需的Z0,如公式24所示。接下來,可以為G1選擇一個中等值,並利用公式26設置G2。此外,還可以選擇RF值並利用公式15和16設置電容值。一旦設定了這些值,就可以在一定的增益範圍內改變RG而不會對ω0產生影響,並且對Q值也只會產生輕微影響。

接近電流反饋性能

為了說明具有頻率響應獨立性的設計,即改變訊號增益對頻率響應影響不大(圖5a),可以將OPA637設置為具有平坦的二階響應,且在中等增益下,標稱F0=F-3dB=5MHz,Q=0.707(表4)。

20191009_OP_AMP_TA31T4 表4:增益頻寬獨立設計。

與最大頻寬設計一樣,測得的小訊號頻率響應(圖5b)的Q值略高於預期值。在兩種設計中,開迴路響應的高階極點似乎會導致閉迴路Q值略微增加,或者寄生輸入電容與資料手冊中所聲明的有所不同。

20191009_OP_AMP_TA31P5 圖5:由於採用補償技術實現了增益頻寬獨立性,使用電壓反饋運算放大器可以得到增益可調、頻寬恒定的電路(a)。將增益從-1V/V調整到-7V/V,只會使頻寬從6.8Hz降到4.8MHz,即21%(b)。

圖5b的刻度為1dB/div,可充分顯示細節。隨著訊號增益從-1V/V變化到-7V/V (對應DC雜訊增益G1從2變化到8V/V),-3dB頻寬僅從6.1MHz變化到4.8MHz。換句話說,將這一電壓反饋運算放大器的增益增加4倍,僅會使頻寬減少21%。透過增加G2進一步降低目標頻寬,其結果與理論情況更加匹配,而且設計更加不敏感。在頻率上降低這一設計目標,使其更接近於增益頻寬獨立,輸出雜訊會隨之增加。以這種方式使用高增益頻寬電壓反饋運算放大器,可以實現增益頻寬獨立性和電流反饋設計的壓擺率,但有可能帶來使用電流反饋元件所常見的高雜訊。

設置好增益頻寬獨立性後,反相求和配置(圖6)是這種補償技術的另一個很好的應用。該配置在反相節點處對多個訊號進行組合,對它們相加並送到輸出。電流反饋運算放大器由於具有近似的增益頻寬獨立性,因此在反相求和應用中經常採用。現在就可以使用這種外部補償技術來得到一些相同的好處,並且仍然獲得OPA637等元件卓越的DC精度。在該電路中,每個通道所見到的訊號增益等於-RF/RG。如果沒有補償,每添加一個通道,雜訊增益都會增加。如果採用電壓反饋運算放大器,此雜訊增益增加總是會使所有輸入的頻寬減小。但是如果使用了補償技術,就可以增加、刪除個別通道並調整它們的增益,而對輸入對輸出的頻率響應影響較小。將這種補償技術應用於非單位增益穩定運算放大器,可以提供良好的寬頻性能。

20191009_OP_AMP_TA31P6 圖6:該補償技術可取代標準的電流反饋放大器應用,在反相求和配置中使用電壓反饋運算放大器而獲得恒定頻寬。

在本文發表多年後,還有幾份去補償VFA運算放大器的資料手冊也提出了這種反相補償技術。原則上,此舉可以在低於雜訊增益極點頻率的情況下增加低頻迴路增益,利用這一特性便可在低功率預算下獲得低諧波失真。通常,在運算放大器後面增加後置RC濾波器,可以抑制文中所述的輸出雜訊增加。