在靜態隨機存取記憶體(SRAM)的技術領域,多數研發文件是關於6T SRAM單元或是半導體製程技術。例如,靜態雜訊邊界(SNM)和資料保留電壓(DRV)通常基於6T SRAM單元或具有差動位元線(differential bit-lines)的靜態隨機存取記憶體。另一例是應用FinFET組成SRAM單元。然而,具有單端位元線的靜態隨機存取記憶體有可能無法獲得靜態雜訊邊界的曲線圖。其中,3T1D SRAM單元可大量降低功率消耗,但微量增加存取時間。

主要特徵

圖1是3T1D SRAM單元。其中,BL是單端位元線(single-ended bit-line),WL是字元線(word-line),Vcell是供應至儲存單元(storage cell)的單元電壓,D1是二極體,M1是存取電晶體,M2和M3是P型電晶體(PMOS)。儲存單元的電路結構是由三電晶體和一二極體組成,其中之一是存取電晶體。

靜態隨機存取記憶體的特徵是當工作電壓持續供應時,在保持期間內不必週期性更新儲存單元的儲存狀態,以及在讀取期間內不會發生破壞性讀出;當工作電壓停止供應時則失去資料。一般而言,讀取電路被設計來專門感應位元線的電壓,並且在整個讀取期間為了增強儲存狀態的穩定而供應相對較高的單元電壓。

然而,這樣的特徵僅能表示典型的靜態隨機存取記憶體搭配典型的存取電路;這樣的定義太狹窄,因為3T1D SRAM單元會發生破壞性讀出。現在提出以下的定義:靜態隨機存取記憶體的特徵是當工作電壓持續供應時,在保持期間內不必週期性更新儲存單元的儲存狀態;當工作電壓停止供應時則失去資料。相對於動態隨機存取記憶體(DRAM)的特徵是當工作電壓持續供應時,在保持期間內必須週期性更新儲存單元的儲存狀態。

儲存單元的電晶體可使用高臨界電壓的電晶體來降低功率消耗。第一範例是M2和M3是高臨界電壓的電晶體,供應至Vcell的電壓值可以是一般臨界電壓的電晶體的工作電壓值;這樣的功率消耗低於典型的靜態隨機存取記憶體,像是6T SRAM單元。第二範例是M1至M3皆是高臨界電壓的電晶體,供應至Vcell的電壓值可以如同第一範例;這樣的功率消耗低於第一範例。

在整個寫入期間,儲存單元必須被供應相對較低的電壓才能記住資料,否則資料保留時間(data retention time)會很短。因此,基本的工作電壓是常態電壓和寫入電壓。為了切換工作電壓,3T1D SRAM晶片必須包含許多局部的電壓切換器(local voltage switchers)。

3T1D SRAM單元是一種單軌且強健的記憶體(single rail and robust memory);其定義是一邏輯準位具強穩定性,另一邏輯準位具弱穩定性。例如,為了維持資料,在整個保持期間,BL必須耦接至接地電壓;就在這時,M1和M3形成一反相器,並且M2和D1形成另一反相器;這樣的等效電路使得M1的次臨界洩漏電流(sub threshold leakage current)產生較低的阻抗而強烈導通M2。因此,儲存狀態被維持在邏輯0比邏輯1更有強健性。

3T1D SRAM單元的工作溫度範圍會小於6T SRAM單元,並且有機會符合工業溫度範圍。其中,D1的溫度係數是主要因素,其等效阻抗值在超過溫度範圍之後就不能匹配電晶體的等效阻抗值。

20190816_3T1DSRAM_TA71P1

圖1:3T1D SRAM cell。

操作方法

圖2是用電壓波形來說明3T1D SRAM單元的全部操作方法;總共區分三期間,即寫入期間、讀取期間、保持期間。其中,在寫入期間供應寫入電壓(Vwriting),在保持期間和讀取期間供應常態電壓(Vnormal)。由於它的功率消耗很低,於是可以不需要供應待機電壓。在這圖中設定一連接端點用於量測儲存電壓(Vstorage),這一連接端點在M1和M3的汲極與M2的閘極之間的連接線上。

在保持期間內,位元線必須經由一N型電晶體(NMOS)耦接至接地電壓,使得儲存單元變成一閂鎖電路;在此同時,存取電晶體被持續截止。M1的次臨界洩漏電流和M3的電流形成第一反相器,D1的逆向飽和電流和M2的電流形成第二反相器;第一反相器和第二反相器形成一閂鎖電路來記住資料。

在寫入期間內,首先要將單元電壓切換至低電壓,尤其是對於那個具弱穩定性的邏輯準位。D1的逆向飽和電流如同可變電阻的效果,進而影響M2和M3的等效阻抗值,在回授之後又影響它自己。為了能夠記住資料,單元電壓有可能低於電晶體的臨界電壓。由於短時間內降低單元電壓並不會破壞資料,再加上高速存取的產品規格,所以在預期的存取時間內並不會破壞3T1D SRAM單元的儲存狀態。

在讀取期間內,首先必須斷除從位元線流向接地電壓的電流,然後讀取電路開始感應那在位元線上的電壓。正當存取電晶體被導通時,那個已形成的閂鎖電路會迅速消失,這就是發生破壞性讀出的原因,尤其是對於那個具弱穩定性的邏輯準位;這樣的情況導致讀取電路必須在非常短的時間內去感應到儲存狀態;要達到如此要求的讀取電路可以是一靈敏的觸發器。

為了重建儲存狀態,回寫操作(rewrite operation)必須被執行,也就是從這個儲存單元讀到的儲存狀態寫回這個儲存單元。讀取電路可以合併回寫電路來縮短回寫的潛伏時間,並且可能會有一些控制信號來控制回寫操作;進一步而言,回寫電路可以是一P型電晶體或是一連串的P型電晶體。若是那個具弱穩定性的邏輯準位被感應到,那麼回寫操作就必須被執行才能恢復到讀取前的資料。

...完整閱讀請連結EE Times Taiwan網站