保證電源完整性(Power integrity,PI)最常見的方法是增加片上去耦電容,此方法特別適用於解決電壓下垂和其他動態電源差分變化。在負載電路中,本地電容吸收瞬態電源電流,有助於滿足瞬態電荷需求。但由於電容是「無功」電路元件,只有在電壓變化時才會提供電荷,這裡i(t)=C(dv/dt),所以,電容透過提供電荷來降低電壓下垂,而且僅在發生電壓下垂時才會提供電荷。

現在來看看依賴於電壓的電容元件,其電容隨電容極板間的電壓而變化,如圖1所示。

20190702TA31P1 圖1 電容是電壓的線性函數。

電容C是所施加的電壓V的線性函數,而電荷量Q呈平方變化,所以,在依賴於電壓的電容中,電荷量隨電壓的變化率dQ/dV部分地與kV成正比。當電容充滿電時,與恆定電容相比,依賴於電壓的電容中電荷以更快的速率(C0 +kV>C)耗盡。因此,當遷移的電荷量ΔQ相同時,在依賴於電壓的電容中,電壓降低較少。這一點也可以理解為:在給定工作電壓Vdd時,使恆定電容的電荷儲存量為C1Vdd

在獨立於電壓的電容中,遷移的電荷量ΔQ可以透過電壓變化為Vn1來反映。而對依賴於電壓的電容,相同的ΔQ電荷遷移量產生電壓Vn2和電容Cn2 (小於Vdd處依賴於電壓的電容)。根據電荷守恆定律,ΔQ很小時,C1ΔV1≈C2ΔV2,其中ΔV是電壓的減小量。由於C2(=C0+kVdd)大於C1(透過二次充電儲存相同的總電荷),ΔV2小於ΔV1,最終得出了一個大致的關係式:

20190702TA31P1-1

如圖2所示,在以累積耗盡模式工作的MOSFET元件中(圖中右側),電容隨電壓顯著變化。因此,在給定工作電源電壓下可以設計和偏置元件,以顯示其電壓依賴性,儘管該特性可能受頻寬限制。相較於在傳統的通道反轉模式下工作的元件,工作於累積耗盡區的MOSFET元件表現出更低的閘極氧化物洩漏。由於提供了對偏置元件的激勵,這種去耦電容在IC中被廣泛採用。(請注意:英特爾130nm節點以下的晶片被認為採用了這種片上去耦電容。)

20190702TA31P2 圖2 採用深亞微米製造製程的MOSFET元件,從反轉模式到累積模式,其閘極電壓與電容的關係。

電壓可變電容中的電荷和能量

表現出圖2所示行為的電容中包含的電荷和能量可以推導如下:

由於C=C0 +kV,電壓可變電容的電荷量Q為:

20190702TA31P2-1

假設當Q=0時V=0。當k=0時,等式簡化為Q = CV;當C0 = 0,Q = ½kV2 = ½CV。電壓可變電容中包含的電荷量呈二次方上升;當基極電容為零時,是在電容不依賴於電壓的情況下電荷量的一半。因此,選擇C0和k必須確保兩種情況下儲存的總電荷量相同。

類似地,在電壓可變的電容內,能量可以從因電荷增加而增加的工作中得到:

dw = V · dq

因為C = C0 + k ·V電壓可變電容能量為:

20190702TA31P2-2

同樣,當k = 0時,上述運算式簡化為恆定電容儲存能量的已知運算式。有趣的是,令C0 = 0和k = 2C/V,使儲存的總電荷與恆定電容相同,由電壓可變電容能量運算式得到值(2/3)CV2,與恆定電容相比高出六分之一的能量。

此外,對於上面討論的電容依賴於電壓的情況,還可以對表現出的電源電壓雜訊進行比較,如下所示:

20190702TA31P2-3

然而,電壓可變電容對電源完整性的影響是一個複雜的現象,並不像圖1或公式(1)所示的那樣容易建模。如圖2所示,元件電容隨電壓的變化源於半導體材料內的非理想電荷分佈。隨著施加的偏壓增加到元件呈現正電壓係數的區域,元件的兩個閘極氧化物隔離部分的電荷之間的有效距離從其無偏值變小。這導致元件極板之間的有效電隔離減小,電容因之增加,因為電容值C=єA/d。

在元件電氣特性產生的這種變化中完成工作,元件以其固有電氣性質變化的形式儲存電荷和能量。對於平行板電容,彈簧將極板連接到剛性表面,並使它們彼此分開。隨著極板上差分電荷增加,極板被彼此吸引,減小了它們之間的距離,增加了有效電容。同時,能量也儲存在因極板運動產生的彈簧位移中。因此,需要一個電物理分析模型。

上述的討論強調了之前提到的真實物理建模的必要性。在依賴於電壓的去耦電容中,透過固定的分佈電容來近似有效電容值,提供足以用於佈局規劃的合理、準確的雜訊估計。最常見的情況是,在任何新的製造製程或元件偏置配置中,電路功能和雜訊的矽驗證無法被替代。因此,在電壓可變的情況下,片上去耦電容效應必須在矽中進行驗證,根據其物理行為擷取元件行為並進行建模。

(參考原文: Nothing New in Power Integrity?,by Raj Nair)