在一些關於驅動採樣ADC的文章中,談到了電阻和電容影響輸入端的穩定性。這個問題能被提出來是好事,但在筆者看來,處理方式似乎總是有點經驗主義,卻並未解釋那些經驗從何而來。你們都想知道原因,對吧?本文是筆者多年前做過的一些模擬試驗,相信可以對此作出一些解釋。

高速ADC將輸入電壓採樣到內部電容上,因此存在充電電流。在為電荷轉移保留的一小段採樣週期時間內,必須獲取快速變化的輸入電壓以實現高精確度。輸入端子和採樣開關之間通常沒有緩衝。因此,電荷流的時域性能由內部電容和充電電流通路(包括晶片外部和內部)的阻抗之間形成的時間常數來確定。

充電過程不是由ADC設計人員或資料表編寫人員控制。如果外部阻抗影響充電波形(讀取器亦如此)的穩定性,則可能阻礙輸入電壓在規定時間內達到足夠的精準度。與電平和斜率相關的誤差也會隨之出現,甚至在低頻輸入訊號上出現增益和線性問題。

這樣的ADC作為一個採樣資料系統卻不適合做連續瞬態分析—這真讓人驚訝!然而,採樣週期內的充電完全可以由等效輸入網路對表示時脈的電壓階躍輸入的回應來預測。用時脈作為輸入訊號,在時域中將組合的外部和內部網路模擬為濾波器(嘿,想到這一點了嗎?),便可檢查外部元件的影響。這種方法在下一個時脈邊緣之外是不準確的——但如果到那時系統還未穩定 下來,那這個系統就會完全不準確。

等效電路如圖1所示,它源自一款現在已經相當過時的Burr-Brown ADC的原理圖,其中有一個拓撲改變以方便模擬,即重新安排梯形電路的最後一個分支,讓2pF採樣電容接地;而且,整個電路是這個差分電路的單端等效電路。與外部元件相比,內部細節影響不大。

對於80MHz轉換器來說,輸入為5MHz方波是較慢的採樣速率,這說明外部元件值雖然看起來合理,但也可能導致不好的穩定性。圖1顯示了採樣電容上電壓的穩定性,忽略三個時脈週期中的第一個(仔細觀察它與其他週期的細微差別),我並沒有讓電路達到穩定狀態,好吧,這是我的錯。

20190612TA31P1 圖1 基本電路分析。

這裡展示了對三個參數的掃描:電容Cextx2、串聯電阻Rext和緩衝器Lopeff的有效電感(類似積分器的放大器雜訊增益頻寬將其輸出電阻Ropol轉換為電感)。

佈局電感包括在內,但源阻抗的電感元件完全由驅動放大器的上升閉環輸出阻抗支配。改善這種系統穩定性的主要原因是使用了寬頻放大器,而不是放大器輸出級能有效驅動ADC不良輸入阻抗這類略而不證的斷言。現在開始掃描,首先是電容Cextx2

20190612TA31P2 圖2 在3pF和300pF之間掃描輸入電容(最慢速度)。

隨著電容數值的增加,波形受到的阻尼效果變得更好,但穩定所需的時間卻更長。這裡,Rext =30Ω,Lopeff =160nH(對應具有100Ω開環Ropol和100MHz雜訊增益頻寬的放大器)。無論透過什麼方法來改善實際波形,增大電容都將延長穩定時間。所以對於高速系統,應該使該電容盡可能小。接下來,掃描電阻Rext

20190612TA31P3 圖3 在3Ω和300Ω之間掃描外部電阻(最慢速度)。

掃描該電阻也會改變外部RC時間常數,但由於串聯電壓下降,增大Rext比增大Cextx2具有更顯著的效果。這裡Cextx2 =30pF,Lopeff =160nH。增大電阻值改善了在輸入端形成的諧振電路阻尼,特別是當輸入電容值較小時,但這同時也降低了系統速度。由於源電感增加(即運算放大器的雜訊增益頻寬減小),電阻數值也需要增大,以保持較好的採集波形。

現在來看看電感——實際上是掃描放大器的GBW。圖4顯示了將放大器的雜訊增益頻寬從1,000MHz降低到10MHz的影響,此時Rext =30Ω,Cextx2 =30pF。如同所預料的,使用較慢的運算放大器顯著延長了穩定所需的時間。此外,較大的過衝可 能會導致輸入極問題。

20190612TA31P4 圖4 在16nH和1600nH之間掃描有效的源電感(最慢速度)。

隨著運算放大器GBW的降低,乾淨採集時間(採用最恰當的Rext和Cextx2 )也會增加,這表示較慢的緩衝放大器可能根本無法以所需的速度實現準確採集。波形的變化說明,如果三個主要外部元件中任意一個的值固定不變(例如運算放大器不能改變,或ADC有一個較大的Cin ),就需要最佳化其他兩個元件來獲得良好的性能。值得注意的是,這個固定值的選擇有可能根本無法實現所需的穩定時間!

希望以上分析能讓你明白問題可能出現在哪裡,以及如何在系統中查找問題——請親自嘗試一下吧!

(參考原文: Ping! And the accuracy is gone,by Kendall Castor-Perrye)