我們目前正處於蜂巢式連接的轉型時期,未來無處不在的無線連接正在興起。在全球範圍內,2G、3G和4G推動手機使用量達到了令人難以置信的75億部。令人震驚的是,這使得行動裝置的數量比全球人口還要多。或許更具影響力的是,蜂巢式連接對於那些之前被數位化剝奪權利的人產生的影響;例如,2016年撒哈拉以南非洲地區每100人通常有1部固定電話,但有74台行動連接裝置。

展望未來十年,隨著5G的出現,無線基礎設施將變得更加普遍,甚至與我們日常生活的各方面完全融為一體。5G延續了先前的蜂巢式標準(在驅動頻寬方面)的模式,但也將其擴展到更多裝置和使用模式。

主要趨勢包括:

  1. 對增強型行動寬頻(eMBB)和其他應用的頻寬增加需求,特別是以10倍現有輸送量或者更高速率驅動的暫態可用頻寬。
  • 這將是5G標準化帶來的首波驅動力,其中3GPP已於2017年完成非獨立(即LTE輔助)新無線電(NR),2018年可提供5G獨立版,如圖1所示。
  • 5G的部署也將根據頻段情況分階段進行,首先部署6GHz以下,然後是毫米波(mmWave)頻率的連續頻段,以便在稍後階段支援關鍵eMBB應用。

20190507_Achronix_TA71P1

圖1:5G的ITU和3GPP時間表

  1. 隨著物聯網(IoT)蜂巢式網路連接的到來而連接到大量的設備。預計到2020年將有500億台蜂巢式網路連接的設備。這些需求當中的一部份可以透過現有標準滿足,同時也要靠Release 16版本中大量機器類通訊(mMTC)的現有規範去實現了。

  2. 新的應用模式也在不斷湧現,這對行動裝置及其蜂巢式無線基礎設施提出了新的要求。示例包括:

  • 用於連接多個電池供電物聯網端點的低頻寬、低功耗的要求,以實現mMTC相關的連接和監控;
  • 用於車輛到車輛和車輛到基礎設施的連接(C-V2X)高可靠性、低延遲蜂巢式網路,以補充現有的V2X解決方案
  • 為遠端手術和擴增/虛擬實境(AR/VR)等新興應用提供的高可靠性、低延遲支援

後兩類應用將透過即將推出的3GPP超可靠、低延遲連接(URLLC)標準來解決。

  1. 對邊緣分析和行動邊緣運算(MEC)的新需求。運算重心正從以前估計的將資料發送到集中式運算資源進行處理,轉變為移到位於資料產生原點附近的分散式運算資源的新範例。造成這種轉變的原因是多方面的:新興應用嚴格的延遲要求、越來越龐大的資料量,以及最佳化稀缺網路資源的願望等等許多方面。

基頻

在本文中,我們考慮如何透過具有高性能CPU子系統和包括FPGA可再編程加速硬體處理單元的SoC架構來因應5G的獨特需求。

基頻從網路介面(例如乙太網路)獲取資料,並將其轉換為透過前傳(Fronthaul)介面傳輸到射頻(RF)前端進行傳入/傳出的複雜樣本。以下原理圖包括用於LTE下行鏈路的發送器(圖2a),以及用於上行鏈路的接收器(圖2b)。

20190507_Achronix_TA71P2a

(a)下行鏈路

![20190507_Achronix_TA71P2b](https://static.emedia-asia.net/91a4747e-f8e8-4b88-9e0b-a3e8eb754767.jpg)

(a)下行鏈路

圖2:基頻處理的高級原理圖

基頻L1處理的案例研究

在這裡,我們舉例說明如何將基頻處理(尤其是Layer-1層)映射到關鍵處理元件上,如處理器子系統、CPU和DSP核心,以及固定和靈活的硬體加速,如圖3所示。

20190507_Achronix_TA71P3

圖3:關鍵基頻處理元件

前傳(天線介面)連接

除了前面描述的處理元件之外,還有一個靈活的天線介面功能模組:這是連接基頻和RF單元所需的元件。傳統上,這是通用公共無線電介面(CPRI),有時是開放式基地台架構計畫(OBSAI)相容的部份。

然而,越來越多的方案在轉向指定一個更靈活的前傳介面,以允許基頻和RF前端之間的不同映射(如圖4所示)。IEEE對下一代前傳介面NGFI(IEEE1914)進行了持續的跟進,包括用於基於分組的前傳傳輸網路標準IEEE 1914.1和乙太網路無線電(RoE)封包和映射標準IEEE 1914.1。同時,還有其他產業項目指定了5G前傳介面並可共用,例如eCPRI。

有鑒於前傳介面面對的各種規範、標準和要求,FPGA很適合其應用,並通常用於支援此介面,如圖3所示。

可加速5G上市時間的分離式結構

圖4將5G所需的處理元件映射為具有獨立元件的分離式架構,包括CPU SoC、輔助FPGA加速和天線介面。此配置反映在可以提供經過最佳化的5G專用積體電路(ASIC)之前,可以在5G原型設計和早期量產中部署的實施方案。

  1. CPU系統級晶片中包括:Arm處理器組合以及用於Layer-1處理和硬化加速器的DSP核心,用於固定的、明確定義的功能。
  • 在此示例中,假設現有的4G ASIC SoC可用,因此具有通用加速(例如MACSEC)以及LTE特定加速:前向糾錯(特別是turbo轉碼器)、快速傅立葉轉換和離散傅立葉變換,以便在上行鏈路支援SC-FDMA。
  1. 靈活的天線介面
  • 如前所述,前傳天線介面非常適合用FPGA來實現。這是線上配置的,資料從RF單元發出(在上行鏈路),然後是被轉換為諸如乙太網路等具有標準連接的協定。
  1. 硬體加速FPGA
  • 輔助加速FPGA實現在基頻SoC上不可提供的所有必要運算密集型功能。這可以是5G特定的功能或先前未曾規劃的功能。
  • 在此處顯示的示例中,使用了CCIX互連。該標準允許基於不同指令集架構的處理器將快取一致性、對等處理的優勢擴展到包括FPGA和客製ASIC在內的多種加速元件上。

20190507_Achronix_TA71P4

圖4:可加速5G上市時間的分離式結構

基於Chiplet的5G建置

圖5顯示了與圖4所示類似的架構,但是使用了基於系統級封裝晶片(chiplet)的方法進行了重新配置。在這種情況下,一個採用了更高頻寬、更低延遲和更低功耗的介面將CPU SoC片芯晶粒與輔助硬體加速chiplet晶片連接起來。支援前傳連接到RF單元的FPGA器件在該示例中可以但並不是封裝集成在其中的;但實際上,如果有足夠的資源,它可以是與硬體加速chiplet晶片相同的chiplet器件。

20190507_Achronix_TA71P5

圖5:基於Chiplet的方法可實現更高的整合度

用於封裝整合的兩種主要技術是使用矽中介層或有機基板,以及某種形式的超短距離(USR)收發器。

完全整合的5G建置方式

最後,圖6展示本文考慮的最終、最高整合度基頻架構。該方法包括與先前相同的處理元件,具有相同的功能,但嵌入式FPGA (eFPGA) 整合於該晶片內。

20190507_Achronix_TA71P6

圖6:採用單晶片整合的、應用於5G基頻的異質多核心SoC

這種緊密整合的單晶片整合方法具有許多優點。與基於chiplet的方法相較,該介面具有更高的頻寬、更低的延遲和更低的每位元能耗。此外,資源組合可以根據所考慮的特定應用進行客製,因此避免了不需要的介面、記憶體和核心邏輯單元。這樣可以實現以上所考慮的三種架構中最低單位成本。

如前所述,現在的主要目標是提供更快的上市時間、更高靈活度以及未來可用性。之所以能加快上市時間,是因為SoC可以提前流片,因為可以針對eFPGA進行後期修改(例如5G標準中Polar碼的出現)而不是完成即固定的ASIC。來自新演算法或者未預計演算法(例如新的加密標準)的靈活性可以透過嵌入式可編程邏輯而不是軟體或外部FPGA來解決。最後,未來可用性可以延長SoC的生命週期,因為諸如URLLC和mMTC等新標準等大量新興需求可以透過現有產品解決,而不需要進行新的開發。

總結

CPU和可編程設計加速(嵌入式或獨立FPGA)的緊密耦合,使開發人員能夠創建以一應用於多個不同市場的平台產品。這增加了特定產品的市場適用性並提高開發投資報酬。這甚至可以在流片後再對市場進行定位(或重新定位),即最大化可編程設計所提供的內在靈活度可支援相當大的創新空間。

從5G的角度來看,或許更為重要的是,高度可編程的解決方案可以加快產品上市速度。例如,在標準最終確定之前,不再需要推遲SoC的流片時間,後續改變的需求可以在軟體或可編程硬體中實現。對於早期5G部署所面臨且不斷增加的壓力,以及因應新標準的不斷湧現,這是一個十分突顯的優勢。