從直流精確度(DC precision)的角度看,高速放大器的發展過程一直就是在提高精確度,提高壓擺率(slew rate)——這與大訊號頻寬(LSBW)相關。電流回饋放大器(CFA)本身帶有極高的壓擺率,卻具有相對較差的DC精確度;電壓回饋放大器(VFA)的壓擺率也已經透過許多方法得到了提高,此篇將會介紹這些方法。

全差分放大器(FDA)有兩種選擇類型,其中基於CFA的類型具有非常高的壓擺率和較差的DC精確度,而基於VFA的FDA利用類似的技術來提高精確度,並與核心VFA一樣具有較高的壓擺率。FDA因為多了共模控制迴路,帶來了一些新的DC精確度考慮因素。本篇是這個系列的第三部分(前兩部分已刊登於EDN Taiwan),將介紹幾種不同的VFA方法,第四部分則將討論CFA和FDA的DC精確度考慮因素。

提高VFA運算放大器壓擺率的途徑

可實現的DC精確度(和雜訊)在很大程度上是輸入級設計問題。VFA有一些天然優勢來降低DC誤差,回想一下,VFA的第一級DC誤差是三個輸入誤差項,許多早期參考文獻都提到了如何利用它們來計算輸出誤差。

1.輸入偏移電壓和漂移;

2.輸入偏置電流和漂移;

3.輸入偏移電流和漂移。

有時,一些其他誤差項和輸入偏移電壓混淆在一起。物理輸入誤差電壓將有Vout/Aol項,由於該項與輸出訊號電平有關,因此可以透過輸出的增益誤差正確得到。由開環增益(Aol)引起的輸入誤差電壓沒有加到靜態DC輸入偏移電壓上,而是由LG/(LG+1)所描述的增益壓縮計算,其中LG=Aol/NG,NG=雜訊增益。那麼,當VFA運算放大器在單位增益、分離平衡電源及接地非反相輸入條件下工作時,輸入偏移電壓是多少?由於輸出電壓工作會非常接近於地,因此在輸入差分級內部,誤差電壓應該非常接近0V。觀察到的外部偏移電壓是輸入級不對稱所需的補償電壓,使內部實際誤差電壓達到零。

在20世紀80年代初,典型的VFA增益頻寬積(GBP)穩步增長,可是它們的壓擺率並沒有跟上增長步伐,比如一個典型的單位增益穩定高速Harris運算放大器具有的小訊號頻寬(SSBW)遠超其LSBW。到大約2004年,有了兩種主要方法來增加VFA元件的LSBW:使用模擬CFA工作的輸入級或提供解補償放大器。非單位增益穩定、解補償VFA元件減小了補償電容值,通常增加了輸入級gm(輸入級中負反饋R較低,也使輸入雜訊較低),因此,對於補償電容上大致的近似轉換電流值,可以得到更大的壓擺率。

提高壓擺率的同時改善DC精確度和雜訊,也是降低電源電流時要考慮的。在靜態電流更大的情況下,總是可能提高壓擺率,降低輸入電壓的雜訊,本文提供了在越來越低的靜態電流下改善這兩項指標的解決方案。

首先,讓我們回顧單位增益穩定、非壓擺增強型高速( >20MHz)VFA選擇。壓擺增強型單位增益穩定VFA可按LSBW/Icc值的降冪排列出來。它們將出現在後面的表中,現在先討論壓擺率適度、低雜訊、精密、單位增益穩定的VFA。最近推出的許多VFA包含軌到軌輸出(RRO)和負軌輸入(NRI),或軌到軌輸入(RRI)。一些低雜訊元件是非RRIO設計,RRI元件利用交叉網路(x-over network)或內部電荷泵,使輸入級偏置超出所應用的電源。

為了在整個可用的輸入範圍內顯示更好的直流偏置元件,表1~3中將不包含RRI元件。單位增益穩定VFA元件長期以來難以提供低輸入電壓雜訊,而最近的幾個版本似乎突破了這一桎梏——最初表現出較高的電源電流或低得多的壓擺率,但提供了改進方案(表1)。還有許多低偏移、更高速、單位增益穩定的CMOS或JFET輸入元件,它們通常顯示出更高( >4nV/√Hz)的輸入電壓雜訊,在LSBW/Icc比率方面不具能源效率(power efficient),其優點是可以消除輸出DC偏移計算中的輸入偏置和偏移電流誤差。

非壓擺增強型、單通道、單位增益穩定VFA元件

表1列出了具有代表性的非壓擺增強型、單通道、單位增益穩定VFA元件,它們同時提供低偏移電壓(<=1mV最大值)和較低的輸入電壓雜訊( < 4nV/√Hz)。之後的三個表格顯示了利用不同的方法來提高壓擺率。這些低雜訊和偏置元件都是雙極型的,因此,要想獲得低的輸出偏移就需要在設計中使用偏置電流消除電路。如果能正確做到這些,就能減少由於Rf * Ios的輸入偏置電流引起的輸出DC誤差。請再次注意,最高速元件需要非RRO設計,此處顯示的1SSBW增益通常超過真實的GBP。例如,最快的800MHz OPA820實際上顯示了240MHz的資料手冊GBP。這又是由於LG單位增益交叉處的相位裕度< 65°,大大增加了閉環頻寬。

20190417TA01P1-1 表1 單位增益穩定、非壓擺增強型、單通道VFA元件,依SSBW降冪排列。

為了簡化單通道VFA表,本文將遵循以下的篩選條件:

1.壓擺率>400V/μs;

2.最大Vio>1mV;

3.輸入雜訊電壓 > 4nV/√;

4.RRI元件(在表4中出現);

5.1k製造商建議零售價(MSRP)>3.00美元;

6.過時的元件。

要提供具有較高壓擺率的VFA解決方案,最常見方法是解補償運算放大器。這種方法限制了VFA在高增益(或跨阻抗)中的應用,但在給定的電源電流範圍內可以提供非常好的DC精確度,通常還有較低的輸入電壓雜訊和較高的LSBW。雖然也有許多JFET或CMOS輸入解補償選擇,但它們多數都具有較高的輸入雜訊或偏移電壓。為顯示一些極低輸入偏置電流解補償選項,擴大了篩選條件:

1.輸入電壓雜訊>3.0nV/√Hz;

2.最大輸入偏移電壓>2.5mV;

3.價格>4.00美元;

4.過時的元件。

使用解補償方法時壓擺率通常較高,同時大多數元件也顯示較低的輸入電壓雜訊和偏移電壓。RRO或NRI元件相對較少,其中一個最新的元件(OPA838)還具有壓擺增強輸入級、極低功耗及低雜訊。一般來說,這種元件提供極低的輸入偏移電流,允許使用輸入偏置電流消除技術,SSBW * Gmin降冪排列遠勝每個元件的實際GBP,因為最小工作閉環增益具有較低的相位裕度,擴大了最小建議閉環增益處的閉環頻寬。Gmin是建議的最小增益。通常設置為達到安全的最小相位裕量,在30°~45°之間。Gmin通常會使非反相SSBW達到峰值,但不會不穩定。因此,「最小穩定增益」有點用詞不當,「最小工作增益」更準確。使用簡單的補償技術,解補償VFA可在任何增益(包括衰減)下進行反相操作。

20190417TA01P1-2 表2 解補償高速、單通道VFA元件,依Gmin × SSBW(@Gmin)降冪排列。

壓擺增強型、單位增益穩定電壓回饋放大器

要縮小單位增益穩定VFA運算放大器SSBW和LSBW的差距,最早的方法是在跨導元件上使用一個匹配的輸入緩衝級。這顯示了VFA的一個外部回饋特性,但隨後模擬了CFA壓擺率,因為誤差電壓的增加會導致輸入緩衝器間電阻中的轉換電流增加。圖1顯示了一個早期的例子,圖中標出了輸入級和跨導元件。壓擺限制開始時,輸入誤差電壓增加,從而增加了通過電流鏡到補償電容(圖1中的「C」)的充電電流。

20190417TA01P1 圖1 VFA輸入級模擬CFA壓擺增強。

這種方法通常可由其所帶的相對較高的輸入電壓雜訊來識別。而且,由於輸入緩衝器不是那麼匹配,輸入偏移電壓和電流通常要高一些,沒有偏移電流漂移的資訊也是識別該拓撲結構的一個線索。類似於CFA(使用類似的輸入緩衝器),這種壓擺增強方法通常帶來較差的DC精確度和非RRIO擺動性能。有些情況下很難識別這種拓撲結構(儘管LTC在其資料手冊中為這種類型提供了圖1),表3盡可能地列出了與圖1的設計類似的一系列單通道、單位增益穩定、極高壓擺率的元件。儘管這些元件中有許多具有較高的輸入雜訊和偏移電壓,表3還是去掉了極值,包括排除在外的元件(沒對輸入偏移電壓進行篩選)。

1.En>12nV/√Hz;

2.1K MSRP>3.00美元;

3.非單位增益穩定的元件;

4.過時的元件。

20190417TA01P1-3 表3 單位增益穩定、極高壓擺率、單通道VFA,以Gmin =1SSBW降冪排列。

雖然這些元件基本上模擬了CFA類型的LSBW性能,但DC精確度和雜訊仍有很大的提升空間。此外,和所有CFA解決方案類似,它們都不支持輸入端擺動到軌。

依需求提供壓擺率實現更好的偏移和雜訊性能

從大約2004年開始,高速VFA的開發找到了新的方法來依需求提供壓擺率,實現更好的偏移和雜訊性能。他們的目標是改善DC精確度和雜訊,同時在I/O引腳上實現擺動到軌的組合技術。目前尚不清楚其內部有多相似,但是在設計師的工具套件中填補這一空白已經取得了很大進展。而且,這些元件首先可以透過LSBW/Icc數值降冪排列並尋找擺動到I/O軌的某種組合來識別(刪掉表3中的元件)。

表4中使用的簡單數值是基於壓擺率的2Vpp輸出LSBW除以25C最大靜態電源電流。但請記住,在測試頻率增加並且壓擺增強電路工作時,對壓擺增強型運算放大器的各種LSBW測試都會顯示出電源電流的快速增加。所有CFA,以及此處描述的壓擺增強型VFA元件都是如此,但是在任何壓擺增強元件的資料手冊中都難以找到這個指標。

20190417TA01P1-4 表4 精密、壓擺增強型、單位增益穩定單通道VFA,依LSBW/Icc降冪排列。

早期提高極低功率元件壓擺率的方法卻導致了極高的雜訊和偏移電壓,最新的方法在減少電源電流的情況下同時降低了輸入雜訊和偏移電壓。這裡我們看到更多的RRO選擇,主要是NRI,雖然表4中未顯示,但這些「精密」VFA元件的輸入偏移電流和漂移通常都非常低。

有一些RRI選擇,當輸入共模處於輸入切換到上級的操作範圍時,壓擺增強是否起作用還不清楚。LTC的RRI元件在反相配置中指定了壓擺率,以保持輸入工作電壓固定在中間值附近。ADI的RRI元件壓擺率規範要求+1的工作增益,但不會進入正電源以下1.3V的交叉區域。

為簡化表4,篩選出以下內容:

1.En>6nV/√Hz;

2.Vio>0.5mV;

3.1k建議零售價>3.00美元;

4.過時的元件。

更高速的VFA一直在努力改善其全功率頻寬,加入了與眾多 < 20MHz精密運算放大器類似的I/O範圍和DC精確度特性。如果不需要RRIO,並且只需要適度的壓擺率,表1中列出了一些非常節能的低雜訊和低偏移選擇。如果應用可以從解補償解決方案中受益,則會得到更高的壓擺率和電源電流。表2的幾個最新元件在非常低的靜態電流下具有極低的雜訊和偏移,當VFA架構中需要CFA類型的壓擺率時,這很容易得到,但都不會提供擺動到軌的能力。

如表3所示,它們也同CFA一樣具有較差的DC精確度,和通常較高的輸入電壓雜訊。表4中的最新產品改善了壓擺率與靜態功耗,同時提供RRO和不同的擺動到軌輸入選擇。雖然它們的輸入雜訊通常不如表1中那麼好,壓擺率也遠遠比不上表3中的元件,卻可以在較低的靜態電流下擴展LSBW選擇,並且有一些吸引人的選擇,第四篇將繼續討論高速CFA和FDA的DC精密度。

(參考原文: DC precision considerations for high speed amplifiers, Insight #3,by Craig Hackerd Michael Steffes)