為便於採用,Cadence與Arm合作提供7nm全流程(full-flow)數位實現與簽核快速採用套件(RAK),確保Cadence 驗證套裝及其引擎有效改善設計人員生產率,並整合Cadence DDR4 PHY IP、CCIX IP與PCI Express (PCIe) 4.0 PHY IP。此外,利用Cadence工具實現與驗證以Neoverse N1平台及Cadence IP 為基礎的Neoverse N1系統設計平台(SDP),支援不對稱運算加速的快取一致性互連(Cache Coherent Interconnect,CCIX)。

Neoverse N1的快速採用套件(RAK)包括使用Arm 7奈米(nm)POP IP程式庫的Cadence全流程數位實現與簽核工具。全面性的Cadence RTL至GDS流程協助顧客加速實體設計實現與簽核,縮短產品上市時間。RAK中亦包含全面文書與腳本,說明顧客應如何應用新裝置實現最佳功率、性能與面積(PPA)目標。流程中的工具包括Innovus實現系統、Genus合成解決方案、Conformal等效性檢查、Conformal低功耗驗證、Tempus時序簽核解決方案及Quantus萃取解決方案。

Cadence提供完全驗證及模擬套裝以支援包括 Neoverse N1平台包括, Xcelium平行邏輯模擬平台、Palladium Z1企業級硬體加速平台、JasperGold形式驗證平台、vManager規劃與度量、Perspec系統驗證器及Cadence互連工作台(Interconnect Workbench)的Cadence驗證IP(VIP)產品組合。Cadence驗證套裝及其引擎的有力結合,有助於提升工程師在從事Neoverse N1為基礎之設計時的驗證生產率。

Cadence將DDR4 PHY IP、CCIX IP及PCIe 4.0 PHY IP整合於Neoverse N1平台,並已通過投片驗證,實現關鍵I/O介面極致性能。強大功能和成熟度,加上7nm成功投片驗證,是Arm選擇Cadence整合IP的原因。

Cadence也與Arm在Neoverse N1 SDP的提供上進行合作。N1 SDP是建立在Neoverse N1平台,以及Cadence DDR4 PHY IP、CCIX IP和PCIe 4.0 PHY IP的基礎之上,可加速CCIX不對稱運算加速,適用於機器學習/人工智慧(AI)、5G和解析等應用領域。SDP的實現和驗證採用全工具流程,因此顧客得以立即著手進行軟體開發並縮短整體上市時間。