問題:

能否在200ns內開啟或關閉RF源?

答案:

在脈衝雷達應用中,從發射到接收操作的過渡期間需要快速開啟/關閉高功率放大器(HPA)。典型的轉換時間目標可能小於1µs。傳統上,這是透過漏極控制來實現的。漏極控制需要在28V至50V的電壓下切換大電流。目前已知切換開關功率技術可以勝任這一項任務,但其會涉及額外的物理尺寸和電路問題。在現代相位陣列天線開發中,雖然要求盡可能低的SWaP (尺寸重量和功耗),但仍希望可消除與HPA漏極開關等相關的複雜問題。

本文提出了一種獨特但簡單的閘極脈衝驅動電路,為快速開關HPA提供了另一種方法,同時消除與漏極切換開關有關的電路。實測切換時間小於200ns,相對於1µs的目標還有一些餘裕。其他特性包括:解決元件間差異的偏置編程能力,保護HPA免受閘極電壓增加影響的閘極箝位,以及用於最佳化脈衝上升時間的過衝補償。

典型漏極脈衝配置

透過漏極控制開關HPA的典型配置如圖1所示。一個串聯FET開啟輸入HPA的高電壓。控制電路需要將邏輯位準脈衝轉換為更高電壓,以使串聯FET導通。

此配置的困難點包括:

  • 大電流的切換要求從大容量電容到HPA漏極針腳的路徑是一條低電感路徑。
  • 關閉時,漏極電容保有電荷,需要額外的放電路徑。這是透過額外的FET Q2來實現的,對控制電路的約束隨之增加:Q1和Q2絕不能同時致能。
  • 在很多情況下,串聯FET是N通道元件。這要求控制電路產生一個高於HPA漏極電壓的電壓才能開啟。

控制電路的設計方法已是眾所周知,且行之有效。然而,相位陣列系統不斷期望整合封裝並降低SWaP,因此希望消除上述難點。實際上,人們的願望是完全消除漏極控制電路。

20190315_HPA_TA71P1

圖1:傳統HPA脈衝漏極配置

推薦閘極脈衝電路

閘極驅動電路的目標是將邏輯位準訊號轉換成合適的GaN HPA閘極控制訊號。需要一個負電壓來設置適當的偏置電流,以及一個更大的負電壓來關閉元件。因此,電路應接受正邏輯位準輸入並轉換為兩個負電壓之間的脈衝。電路還需要克服閘極電容影響,提供急速上升時間,過衝應極小或沒有。

對閘極偏置設置的擔憂,是偏置電壓的小幅增加可能導致HPA電流的顯著增加。而這就增加了一個目標,即閘極控制電路應非常穩定,並有一個箝位器來防止受損。另一個問題是,設定所需漏極電流時,不同元件的最佳偏置電壓有差異。這種差異使得人們更希望有系統內可編程閘極偏置特性。

20190315_HPA_TA71P2

圖2:推薦HPA閘極驅動電路

圖2所示電路達成了所述的全部目標。運算放大器U1使用反相單負電源配置。利用一個精密DAC設置運算放大器基準電壓,以實現V+針腳上的增益。當邏輯輸入為高位準時,運算放大器箝位到負供電軌。當輸入為低位準時,運算放大器輸出接近一個小的負值,該值由電阻值和DAC設定決定。反相配置是故意選擇的,目的是當邏輯輸入為低電平或接地時開啟HPA,因為邏輯低位準的電壓差異小於邏輯高位準。採用軌對軌運算放大器時,它具有較大旋轉率和足夠的輸出電流驅動能力,適合該應用。

元件值選擇如下:

  • R1和R2設定運放增益。
  • DAC設定連同R3和R4決定運算放大器V+針腳的參考電壓。C1和R3針對低通濾波器雜訊而選擇。
  • R5和R6用於實現重要的箝位功能。這是因為運放的VCC針腳以地為基準,所以這是運放輸出的最大值。R5和R6為–5V電源提供一個電阻分壓器。
  • R5的不利影響是由於閘極電容,它會減慢脈衝響應。這要透通過增加C3來補償,以實現陡峭的脈衝。
  • C2的值較小,用以限制運放輸出脈衝上升緣的過衝。

20190315_HPA_TA71P3

圖3:測試設置

實測資料

用於驗證電路的測試設定如圖3所示。對精密DAC、運算放大器和HPA則使用評估板。一個脈衝產生器用於類比1.8V邏輯訊號。訊號產生器連續操作,運用一個輸入頻寬高於RF頻率的RF採樣示波器測量HPA對RF訊號的開啟/關閉。

測試所用的元件值參見表1。

20190315_HPA_TA71T1

實測開啟時間如圖4所示。時間標度為每格500ns,RF訊號的上升時間小於200ns。對於測量從閘極脈衝開始到RF脈衝上升邊緣結束的時間的系統,可以看到開啟時間約為300ns,這說明系統分配1µs用於發射到接收轉換會有相當可觀的餘裕。

20190315_HPA_TA71P4

圖4:實測HPA開啟時間

![20190315_HPA_TA71P5](https://static.emedia-asia.net/f1f80aa4-9070-4c3e-a697-3fd5cc764150.jpg)

圖5:實測HPA關閉時間

實測關閉時間如圖5所示。時間標度同樣是每格500ns,下降時間明顯快於上升時間,同樣遠小於200ns,說明系統分配1µs 用於發射到接收轉換會有相當可觀的餘裕。

佈局考慮

對一個代表性佈局所進行的尺寸研究,如圖6所示。閘極脈衝電路的運算放大器部份放置在通往HPA輸入的RF路徑附近。精密DAC則未顯示出來,假定其放置在控制部份中,為多個發射通道提供輸入。佈局研究表明,可將該電路添加到實際的低成本PWB實現方案中,發射RF電路所需的額外空間極小。

20190315_HPA_TA71P6

圖6:實體尺寸分配

結語

本文提出了一種獨特的閘極脈衝電路,並進行了HPA快速開/關評估。

其特性包括:

  • 轉換時間小於200ns。
  • 相容任何邏輯輸入。
  • 透過可編程偏置消除元件間差異。
  • 提供箝位保護以設置最大閘極電壓。
  • 上升時間/過衝補償。
  • 尺寸支援高密度相位陣列應用。

隨著先進電子系統的整合度不斷提高,同時亦要求須縮小實體尺寸,因此可以想像,這種電路及其方法的其他變化,將開始在需要快速HPA轉換時間的相位陣列應用中激增。