長久以來,隔離的Σ-Δ調變器被證明可以在嘈雜的工業馬達應用環境中提供非常高的精度和強大的電流和電壓感測能力。這包括兩類隔離型Σ-Δ調變器:一種是在IC內部產生時脈訊號;另一種是從外部時脈源接收時脈訊號。Σ-Δ調變器產生對應於輸入類比訊號的輸出數位位元串流資料。輸出數位資料必須盡可能與時脈訊號同步。然後,微控制器(MCU)以相同的時脈訊號頻率對該輸出資料進行採樣,以進一步濾波和抽取。

在本文中,將詳細研究這兩類隔離Σ-Δ調變器的輸出資料訊號完整性。並透過簡單的電磁干擾(EMI)測試設置,比較由這兩類Σ-Δ調變器高頻時脈訊號產生的EMI。

隔離型Σ-Δ調變器

圖1左側的簡化方塊圖說明了典型的內部時脈隔離Σ-Δ調變器;右側是典型的外部時脈隔離Σ-Δ調變器。對於內部時脈類型來說,抖動極低的時脈源建構在與Σ-Δ編碼器相同的晶片上。重新產生成輸出MCLK,以允許輸出資料位元流MDAT被脈送進微控制器以進行抽取和濾波。對於外部時脈類型來說,外部時脈源為Σ-Δ調變器和MCU提供時脈訊號。在隔離閘的另一側則檢測時脈訊號。檢測器必須能夠承受一定程度的時脈抖動,並重新建構時脈訊號,以實現Σ-Δ編碼器的正常功能。

ΣΔ_modulator P1

圖1:左圖是內部時脈隔離的Σ-Δ調變器簡化方塊圖;右圖是外部時脈隔離的Σ-Δ調變器簡化方塊圖;二者都連至微控制器

輸出資料的訊號完整性

使用相同的微控制器(此例是FPGA),分別測量內部和外部時脈Σ-Δ調變器的訊號雜訊比(SNR)。這兩類Σ-Δ調變器的測量設置是相同的,只是外時脈Σ-Δ調變器需要一個20MHz的外時脈源提供時脈訊號。下面的圖2a和2b顯示了測量設置。將1kHz正弦波類比電壓訊號注入Σ-Δ調變器的輸入端,然後在FPGA處對相應的數位輸出位元流資料進行採樣,並經過稱為抽取的濾波過程。筆記型電腦上顯示的應用圖形化使用者介面(GUI)顯示了重新配置的正弦波、快速傅利葉變換(FFT),用以計算SNR和SNR歷史圖與時間的對應關係。如果FPGA未能正確採樣Σ-Δ輸出資料位元流,則將清楚地觀察到歷史圖上SNR的突然下降。

ΣΔ_modulator P2a

圖2a:顯示具有相同FPGA板和應用軟體的內部和外部時脈Σ-Δ調變器測量設置。

ΣΔ_modulator P2b

圖2b:顯示測量設置的簡化示意圖

查看圖3中示波器擷取的影像,內部時脈Σ-Δ調變器的輸出MCLK訊號似乎是抖動的。但從輸出時脈MCLK的上升沿到輸出資料MDAT的上升沿或下降沿的時間延遲,對每個時脈週期看來都是相同的。同樣地,從外部時脈到其輸出MDAT的時間延遲似乎也是穩定的。由此可得出結論:對這兩類Σ-Δ調變器,MDAT在每個時脈週期始終與MCLK同步。

ΣΔ_modulator P3

圖3:顯示示波器擷取兩類Σ-Δ調變器的MCLK和MDAT影像

從圖4中所示的SNR歷史圖與時間的對比來看,對於兩類Σ-Δ調變器都沒有觀察到SNR的突然下降。換句話說,FPGA(微控制器)可正確讀取這兩類Σ-Δ調變器的輸出資料(MDAT)。

ΣΔ_modulator P4

圖4:顯示應用GUI軟體中的測量結果

高頻時脈訊號產生EMI

高頻時脈訊號是系統電路板(PCB)上EMI的主要來源之一。時脈頻率越高、PCB走線越長,時脈訊號產生的EMI就越嚴重。內部時脈Σ-Δ調變器的時脈訊號走線可以更短些。一些內部時脈的Σ-Δ調變器還結合了擴頻技術來擴展時脈訊號的頻率峰值,以有效降低EMI。為了證明這一點,設置了一種如圖5所示的簡單EMI測量方法,以分別測量內部和外時脈Σ-Δ調變器時脈訊號產生的EMI。將環形天線放置在Σ-Δ調變器評估板上方5cm處。示波器設置為將頻率從0Hz掃頻到100MHz。

ΣΔ_modulator P5

圖5:顯示該簡單的EMI測量設置,用於測量兩類Σ-Δ調變器的時脈訊號的EMI

從圖6示波器擷取的影像可以清楚看出,外部時脈源產生的EMI更高得多,在時脈訊號頻率及其諧波處達到峰值。例如,對於60MHz的三次諧波,外部時脈源產生的EMI比內部時脈Σ-Δ調變器輸出時脈訊號更高20dB。

ΣΔ_modulator P6

圖6:進入外部時脈Σ-Δ調變器的時脈訊號產生更高的EMI,在時脈訊號頻率及其諧波處達到峰值