利用磁性材料作為電腦用記憶體,可以追溯到1940年代末發明磁芯(Core)記憶體之時。從1960年代起,矽基記憶體的出現,阻礙了磁性記憶體的進一步發展,同時也帶動靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)以及各種形式的非揮發性記憶體被廣泛採用。各種記憶體類型迅速擴展,伴隨著電腦中央處理單元(CPU)對於加快速度的要求,導致了所謂的「記憶體階層」(memory hierarchy),如圖1所示。

SRAM_pyramid

圖1:記憶體階層顯示傳統記憶體類型如何以速度(越接近頂部速度越快)和容量(接近底層容量最大)排列

速度更快且更昂貴的SRAM記憶體在實體上更靠近CPU,二者通常位於同一個晶片上。另一方面,相對速度較慢的DRAM記憶體在實體上遠離採用客製晶片製程製造的單獨晶片,從而為最大記憶體密度實現最佳化。儘管金字塔形的階層式記憶體可能給人固定不變的印象,但是,存在數十年的記憶體類型在使用上仍然出現了重大問題。

如今,距離SRAM的發明已經將近50年了,記憶體產業正處於顛覆的陣痛期。 NAND Flash已經朝向3D轉型,而DRAM也正接近其微縮極限。SRAM在經過多年作為晶載記憶體(on-chip memory)的骨幹後,如今也在成本和能量耗費方面遭遇嚴峻的挑戰。這些半導體記憶體方面的問題,加上所涉及的市場規模,導致市場上陸續出現各種候選技術以取代記憶體——特別是針對SRAM。

SRAM面臨的挑戰

SRAM是採用任何CMOS製程「免費提供」的記憶體。自CMOS發展早期以來,SRAM一直是開發和轉移到任何新式CMOS製程製造的技術驅動力。隨著近來用於深度學習的所謂「特定領域架構」(DSA)崛起,每個晶片上的SRAM數量達到了數百個百萬位元(megabite)。這帶來了兩項具體的挑戰。

第一項挑戰是隨著採用FinFET電晶體的最新CMOS技術進展,記憶體單元尺寸的效率越來越低。從圖2就可以看到,SRAM單元尺寸可以繪製為CMOS技術節點的一個函數。

SPIN3

圖2:6T結構的SRAM單元尺寸在過去30年來的縮小演變。值得注意的是,當 FinFET電晶體成為CMOS的基礎後,速度開始趨緩(來源:1987~2017年國際電子元件會議(IEDM))

從平面到FinFET (planar-to-FinFET)的轉變對於SRAM記憶體單元的佈局效率有著顯著的影響。採用FinFET的臨界間距逐漸縮小,導致SRAM單元尺寸縮減迅速減緩。有鑑於對於更大晶載SRAM容量的需求不斷增加,現在正是最糟糕的情況了。我們距離SRAM將主宰整個DSA處理器大小的情況不遠了。

第二項挑戰在於從正電源流經SRAM單元到接地的漏電流。其中很大一部份原因是次閾值電晶體洩漏的指數級溫度啟動——這意味著隨晶片變熱,這種漏電流將會急劇增加,這導致了能量的浪費。雖然這通常稱為靜態功耗,但這種漏電流也會在SRAM處於有效使用狀態時發生,並形成能量浪費的下限。

近20年來一直是使用緩解技術來限制這種影響,最先進的方式是將SRAM電源電壓從其工作值降低到所謂的數據保持電壓(DRV)。一開始,這種技術帶來明顯減少的漏電流,降低至工作電源電壓值的5到10倍。隨著技術節點日趨進展,電源電壓不斷降低,工作電壓和DRV之間的裕量也縮小了,導致使用這種技術的漏電流減少,大約僅減少2倍。

基本上,我們已經用盡了各種得以緩解漏電流的技術了,但「日益坐大」的SRAM容量仍將帶來大量的電流浪費。圖3顯示CPU晶片上的SRAM容量每18個月增加一倍。

SPIN2

圖3:隨著晶載SRAM容量不斷增加,在50℃時預期會出現的SRAM漏電流。圖中結果模擬自次10奈米CMOS中的電晶體漏電流資料

這兩種SRAM的挑戰,再上對於增加晶載快取記憶體速度和容量永無止境的需求,導致在成本和浪費能源的使用方面造成真正的挑戰。這種需求同時來自行動和資料中心應用。由於電池壽命的限制,以往對於能源效率的需求顯而易見,未來還會變得更重要。

由於深度學習而打造的DSA晶片應該可以為資料中心最佳化性能、成本和能效。除此之外...

...繼續閱讀請連結EE Times Taiwan網站