接續前文:如何在電壓控制電路中使用FET──Part 4  

對於偏壓伺服電路,無論使用哪種匹配的FET,汲-源電阻始終都可以正確設置。例如,如果將偏壓伺服電路設置為提供10kΩ汲-源電阻Rds,你可以插入一個不同批次的雙FET (例如LSK489和LSK389),仍然會得到相同的Rds。圖40 (編按:本系列文章圖片編碼皆接續前文)顯示一個具備偏壓伺服電路的Wah-Wah可變帶通濾波器電路。

EDNT181212_FET_TA31P40


圖40:採用回饋或伺服偏置電路U3和Q1B,可為FET提供正確的閘極電壓,以得到期望的汲-源極電阻。

透過電位器VR2接腳2來設置加到電阻R8的電壓,利用具有小直流偏置電壓(Vref=+100mV DC)的參考FET Q1B和已知的負載電阻R6,我們可以將Q1B偏置到任何汲-源電阻Rds。Q1B具有比較小的DC偏置電壓,Vref=+100mV DC,以確保Q1B仍處於三極區(triode)或歐姆區(ohmic regio)。如果我們設置VR2的滑動條(slider)電壓=Vset來提供一半的電壓,即+50mV,將導致偏壓伺服電路導通Q1B,直到其汲極電壓也為+50mV DC。

如果我們通過10kΩ串聯電阻R6在Q1B的汲極得到+100mV的一半即50mV,則汲-源電阻也是10kΩ。因為偏壓伺服電路是負回饋電路,無論我們在VR2滑動條上設置什麼電壓,都與U3A的(-)輸入耦合,其(+)輸入一定會通過輸入端子上的虛擬短路跟隨該電壓。由於(+)輸入端子連接到Q1B的汲極,因此其汲極電壓必須與VR2滑動條上的電壓相匹配。補償電容C5可確保電路不振盪。為了獲得更好的雜訊抑制,C5可以高達1μF。

將Vset設置為VR2的接腳2的電壓,求解Q1A的Rds的通用公式為: EDNT181212_FET_TA31F1

當參考電壓Vref很小(如100mV)時,我們應選擇非常小的運算放大器輸入偏移電壓(offset voltage)。TL082/TL062/LF353運算放大器的最大偏移電壓為10mV,不建議使用。可以使用LF412,它具有低至3mV的輸入偏移電壓。當然,也可以使用其它低偏移電壓運算放大器(見圖41、42和43)。

注意:二極體D1可確保參考FET的閘極在導通期間不會正向偏置。如果閘極正向偏置了,偏壓伺服電路可能會「卡住」。

就低失真的最大輸入訊號幅度而言,通常<150mV峰-峰值就可以。然而,像VCR11這樣的FET通常具有較高的夾斷電壓,可以容忍>150mV峰-峰值的較大輸入幅度。

現在讓我們看一下圖41,這個Wah-Wah壓控帶通濾波器帶有偏壓伺服電路,透過Rfb和R4降低失真回饋。

EDNT181212_FET_TA31P41


圖41:使用壓控電阻進行回饋時的自動偏置近似(bias approximation)。

因為降低失真回饋網路Rfb和R4對閘極具有大約50%的衰減,所以放大器U3B被設置為增益為2以補償這一衰減。注意R1<<R4,以便保持近似50%的衰減。

雖然增加Q1B的閘極電壓可以為Q1A獲得幾乎相同的Rds,但是當Q1A和Q1B的閘極電壓相同時,Q1A的汲-源電阻實際上要低一些。原因是電阻網路Rfb和R4形成負反饋效應,略微降低了Q1A的Rds。因此Rds_Q1A比Rds_Q1B稍微小一點。

儘管如此,圖41仍然提供了一種比手動設置更容易的偏置FET的方法。稍後我們將重新審視一種更準確的方法。

現在,讓我們看一下圖42中一個相移系統的偏壓伺服電路;它使用與圖40相同的偏壓伺服電路,但這次壓控電阻使用的是MOSFET。注意,D1反向連結,以確保N通道增強元件在導通時閘-源電壓不會負得太多。

EDNT181212_FET_TA31P42


圖42:具備偏壓伺服電路的三階相移系統

該電路的總相移為: EDNT181212_FET_TA31F2

舉例來說,若VR2的接腳2電壓Vset=0.033V,那麼: EDNT181212_FET_TA31F3

注意:-Vsub=-5V至-10V DC,以確保基底(substrate)正確偏置。

使用1000μF電解電容器而非Vww,將調變訊號耦合到VR2接腳2,電解電容器的(+)端子位於VR2的接腳2處。改善後的伺服偏置電路可參見圖43。

EDNT181212_FET_TA31P43


圖43:使用Wah-Wah電路的VCR回饋電路改善伺服偏壓。

為了更精準地確定Q1A的Rds,偏壓伺服電路透過U4A複製回饋網路U1A,R10和R9則是複製Rfb和R4。我們還應該注意,即使該電路可以更精確地設置正確的閘極偏置電壓,但由於Rfb和R4的負回饋效應,Q1A的實際汲-源電阻將略微降低。所以,我們將使用「~」代替「=」,而不是直接使用「=」。

偏置由VR2的接腳2上的滑動條電壓Vset設置,也就是: EDNT181212_FET_TA31F4

同樣地,不使用Vww,調變訊號(<20mV峰-峰值以確保偏壓伺服電路在Vset的範圍內)可以透過1000μf電容耦合到VR2接腳2。

注意:透過將FET的汲-源電阻設置為更高的值,可以實現更低的失真。例如,將R6設置為51kΩ而不是10kΩ,並將Rds_Q1a設置在>100kΩ的範圍內。

對於圖41和圖43的P通道JFET元件,使用負Vref,如-100mV DC,而且二極體D1反向連結。對於圖42的P通道MOSFET,也要使用負Vref,如-100mV DC,二極體D1反向連結。

結語與想法

DMOS元件具有極低的汲-閘極電容優勢。對於諸如SD5000等雙列直插封裝(DIP)元件,請確保透過一個電阻(如1kΩ至10kΩ)對基底接腳施加偏置,其電壓源的負電壓要足夠低,或者低於任何其他接腳的電壓。例如,如果最小源電壓接地,則基底電壓應為-2V至-9V。如果汲極和源極之間的AC訊號很小,比如<150mV峰-峰值,就可以將基底端子直接連到具有最低源電位的FET源極端子。

有些DMOS FET具有非常低的閘極電容,並且不受內部齊納二極體(zener diodes)的保護,否則會增加更多的閘極電容。SD211和SD214等DMOS元件具備短路線(shorting wire),閘極和源極導線首先焊接到電路上,提供從閘極到源極的DC路徑,然後再移除短路線;在去除短路線之前還可以在閘極和源極導線上焊接10kΩ的電阻,但要在將DMOS FET焊接到電路之前。

本文介紹了一些基本的電壓控制電路,這些電路可用於更複雜的系統,如吉他效果踏板(guitar effects pedals);以圖8至15展示的回饋壓控電阻電路為例,藉由過度驅動(overdriving)輸入訊號,也可用作對稱限幅電路(symmetrical clipping circuits)。沒有回饋的壓控衰減器電路(例如將圖8至15中的R3去除)則可以透過再次過度驅動輸入訊號而用作非對稱限幅器;這些限幅電路可以應用到電吉他的模糊破音踏板(fuzz pedal)。

本文同步刊登於電子技術設計2018年12月刊雜誌

 
繼續閱讀:如何在電壓控制電路中使用FET──附錄

延伸閱讀