SoC的設計越來越複雜,上市時間、軟硬體整合、系統級驗證、系統性能、異構、網路安全/功能安全等都是設計人員需要考慮的因素。投片(tape out)前,設計師能透過模擬軟體進行驗證,但是投片過程中很多意想不到的結果,需要在投片後仍能被準確的檢測出來。

有人就盯緊了這個設計需求,專為SoC提供內部分析及監測技術,在SoC設計過程中,加入該公司的嵌入式分析IP/軟體,不僅在投片前、還能在投片後、甚至在這顆SoC的整個生命週期內對SoC提供片上分析,同時發現SoC軟硬體問題(以往需要兩個軟體)。

該技術幫助SoC設計師增加先進的網路安全、功能安全性以及性能微調等特性,可適用於任何主控處理器的SoC內部分析、追蹤與監測技術。

這家總部設在英國的公司雖然只有二十幾名員工,但有很多是設計界老將,其中Cadence公司的聯合創始人Alberto Sangiovanni-Vincentelli現擔任UltraSoC的董事長。

近日,EDN電子技術設計的記者參加了UltraSoC策略長Aileen Smith的午餐會,會上她分享了公司的最新動向。在加入UltraSoc之前,Smith在華為技術公司擔任戰略顧問兼生態系統拓展負責人。

「IC公司的SoC越是複雜,越需要我們的產品;」Smith表示,一年前,該公司還只有7家客戶,但現在已增加到17家,包括海思、英特爾(Intel)、Microchip、中天微C-SKY,以及IT系統整合商Kraftway等。

EDNT181204_UltraSoC_NT61P1

工程師可以利用UltraSoC的IP,清晰地瞭解晶片上不同的處理單元、客製化邏輯和系統軟體之間的性能表現。另外,這種嵌入式的解決方案,只進行監測,不干涉,不像使用探針方案可能會帶來時序問題。

現在,許多安全標準都要求鎖步(Lockstep)操作,例如汽車領域的ISO26262、以及IEC 61508、EN50126 / 8/9和CE 402/2013。近日該公司推出的Lockstep Monitor (鎖步監測器),透過檢查關鍵系統核心單元的處理器核心是否在可靠、安全、無隱患地運行,顯著地提高了其功能安全性。

RISC-V目前在中國熱度很高,但其實其整個生態系統目前缺乏對諸如鎖步操作等功能安全性和安全防護規則的支援 ,但是它們卻是許多全球性標準強制要求的,如ISO26262強調的功能安全性、J3061強調的網路安全,以及IEC 61508、EN50126 / 8/9和CE 402/2013等全球性標準。UltraSoC的Lockstep Monitor鎖步監測器支持無論是使用了開源還是商用核心的任何RISC-V系統去整合精密的安全功能。

事實上在2017年該公司就開發了RISC-V處理器追蹤技術,並隨後很快將其追蹤規範提供給RISC-V基金會(RISC-V Foundation),用於基金會標準化工作的一部分。目前與包括晶心科技、Codasip、Roa Logic、SiFive和Syntacore等主要RISC-V核心供應商合作。

雖然UltraSoC支持市面上幾乎所有的處理器架構,Smith表示同時也很希望借RISC-V打開更多市場,基於公司嵌入式IP的特性,如果未來還出現新的處理器架構,「我們一樣可以輕鬆監測到。」

(本文原刊於EDN China)