接續前文:如何在電壓控制電路中使用FET  

(EDNT編按:本文圖片編碼接續前述第一篇文章)。

EDNT180904_FET_TA31P8

圖8:回饋電阻R3和R4可減少失真。

我們回到在第一篇文章中的圖2,對於沒有回饋電阻的壓控電阻,可以看到透過S1和S2斜率,VDS>0V的電阻比VDS<0V時的電阻要高。

如果圖1中的VDS>0V或為正電壓,則VDS的一部分(Q1的汲極和源極兩端的電壓)正電壓通過R3被加到閘極電壓上。再加上VR1的滑動電壓,就使得閘極的負電壓減小,這意味著汲極至源極電阻下降。

當VDS<0V時,額外的負電壓通過R3施加到閘極,這使得閘極負電壓更大,導致Q1的汲極和源極上的電阻更高。因此,使用回饋電阻網路R3和R4,VDS>0V和VDS<0V的電阻值變得更接近,這將減少失真。

請注意,當R3 = R4時,R3和R4將VDS電壓的一半饋送給閘極。我們來看看為什麼這有助於消除失真。

我們來看一下汲極電流公式(1):

EDNT180904_FET_TA31F1

我們希望能夠消除(Vds/VP)(Vds/VP)相關項,這樣當我們求Id相對於Vds的導數時,電導(gds)只跟Vgs有關。對於線性電導,我們仍然需要汲極電流公式中的Vds項,它將乘以一個常數或與控制電壓相關的因數。

令Vgs=Vc+ kVds,其中Vc是控制電壓,k是回饋因數,0<k<1。 這將得出:

EDNT180904_FET_TA31F2

設置最後兩項來相互抵消,即:

EDNT180904_FET_TA31F3

或者:

EDNT180904_FET_TA31F4

如果等式兩邊都除以IDSS,然後兩邊再乘以(VP)(VP),可得到:

EDNT180904_FET_TA31F5

兩邊都除以(Vds)(Vds),可以得到k:

EDNT180904_FET_TA31F6

對於回饋電阻R3和R4:

EDNT180904_FET_TA31F7

這意味著在回饋因數k = 1/2時,R3 = R4。 對於Vgs = Vc + kVds

EDNT180904_FET_TA31F8

現在我們再回到公式(7):

EDNT180904_FET_TA31F9

若k = 1/2,公式(7)的最後兩項就抵消了。

EDNT180904_FET_TA31F10

對於給定的VP和IDSS,公式(11)表明,汲極到源極的電阻Rds僅取決於控制電壓VC,而跟Vds無關。因此,使用回饋電阻R3和R4可以比較近似地提供一個線性壓控電阻器。

圖9示出了一個利用回饋電阻降低失真的P通道JFET。

EDNT180904_FET_TA31P9

圖9:P通道壓控電阻電路示例,利用回饋電阻網路R3和R4來降低失真。

請注意在圖8和圖9中,回饋電阻網路使用高電阻值以便讓FET (例如,圖8和圖9中的Q1和Q2)汲極-源極電阻跟R2一起形成一個分壓器。

例如,如果R3和R4 = 22kΩ,那麼將會有一個大約44kΩ的電阻與R5以及FET的汲極-源極電阻並聯。這個電阻將「清除」一些FET的Rds影響。當R2=47kΩ、FET處於截止(cut-off)──例如無限電阻(infinite resistance)──狀態時,輸入訊號Vin不會無衰減地通過。

使用回饋網路來減少失真也可用於增強型MOSFET (圖10)。

EDNT180904_FET_TA31P10

圖10:具備回饋網路的N通道MOSFET壓控衰減器電路可減少失真。

要消除增強型元件的失真,回饋網路R3和R4應該具有相等的電阻。然而,在某些情況下,使用緩衝放大器(如圖14),可以更有效降低失真。

圖11是一個P通道MOSFET壓控衰減器。

EDNT180904_FET_TA31P11

圖11:利用電阻網路R3和R4來降低P通道MOSFET壓控衰減器的失真。

改善降低失真的電路

圖8、9、10和11都是利用回饋電阻網路R3和R4來降低失真,但這種方式也有一些缺點:

  1. 只使用阻值非常大的電阻R3和R4,限制了衰減範圍;
  2. 電阻網路與控制電壓相連,這會透過R3和R4向汲極端子洩漏輕微的DC或控制偏置電壓;
  3. 電阻網路R3和R4會將控制電壓範圍減半施加給閘極;如果FET具有較高的夾止電壓(pinch off voltage),如-10V,則需要-20V的控制電壓。

為了改善上述第一點和第二點,圖12、13、14和15利用電壓隨耦器(voltage follower) U1A,將緩衝的汲-源電壓回饋到閘極。

EDNT180904_FET_TA31P12

圖12:透過R3和R4網路減少失真,利用U1A將緩衝的汲-源電壓回饋到N通道FET的閘極。

R3和R4的電阻值可以降低,而不會限制衰減範圍。

請注意,這裡沒有添加其他元件,只使用了現有的輸出緩衝放大器U1A。可以看出,電阻R3和R4不會再增加任何直流偏置或控制電壓到FET的汲極端子。更重要的是,R3和R4的串聯電阻不再與R5並聯,也不再與FET的汲-源電壓控制電阻並聯。

還有一個額外的好處,R3和R4可以是阻值較低的電阻器,這樣控制電壓可以在更高的頻率下運作,而不必擔心FET的閘-源電容會降低頻率回應。

類似地,圖13顯示了一個P通道JFET的例子,圖14和15顯示了MOSFET例子。

EDNT180904_FET_TA31P13

圖13:P通道JFET壓控電阻電路透過緩衝放大器U1A、利用電阻網路來降低失真。

無論訊號是否被緩衝,透過回饋電阻網路R3和R4降低失真的效果都很好。但是,至少在MOSFET的一個例子中,緩衝器降低失真的效果要比通過R3連接汲極和閘極更好(圖14)。

EDNT180904_FET_TA31P14

圖14:N通道MOSFET透過緩衝放大器U1A來減少失真。

對於N通道MOSFET,比如SD5000 DMOS元件,使用緩衝放大器U1A (或同等級元件)可以更有效降低失真,這要比使R3與汲極和閘極連接、R4連接到控制電壓和閘極的效果更好。P通道元件範例請參考圖15。

EDNT180904_FET_TA31P15

圖15:P通道MOSFET衰減器電路透過電壓跟隨器U1A以及R3和R4來降低失真。

在圖12、13、14和15中,失真減少了,並且回饋電阻R3與FET的汲極隔離;但是,我們應該也會觀察到控制電壓Vcont在FET的閘極中衰減了50%。

我們可以使用如圖16和17所示的加法放大器(summing amplifier)將整個控制電壓傳輸到閘極,這樣就不需要兩倍的控制電壓。

EDNT180904_FET_TA31P16

圖16:包含U1B和U3A的加法放大器電路可以避免控制電壓衰減到Q1A的閘極。

為了提供從汲極到閘極的失真減少回饋,緩衝放大器U1A將汲極電壓耦合到R2。由於U1B的回饋電阻R4 (10kΩ)是R2 (20kΩ)的一半,所以在U1B的接腳7 (pin 7)處增益為-0.5。單位增益反相放大器(unity gain inverting amplifier)電路w透過R5、R6和U3A,將U1B接腳7的相位逆轉,使Q1A汲極電壓的一半發送至閘極。控制電壓透過VR1無衰減地發送至Q1A的閘極;這是透過包含U1B和U3A的加法放大器電路完成的。

圖16顯示一個N通道JFET Q1A,其中控制電壓可從0V變化到-V;如果N通道JFET變為P通道JFET,則控制電壓將從0V變化到+V。電阻器R7為FET的閘極提供一些保護,因為在電源啟動狀態下有可能引起閘極正向偏置到源極接面。

類似地,對於圖17中的N通道MOSFET,有一半的汲極訊號電壓透過U1B和U3A傳輸回閘極。R2和R4在U1B接腳7上構成一個50%反相增益放大器。具備R5和R6的單位增益反相放大器U3,逆轉U1B接腳7的相位,使得50%的汲極訊號電壓耦合到U2A的閘極。VR1透過單位增益放大器,包括具備R3和R4的U1B,以及具備R5和R6的U3A,將完整控制電壓傳輸到U2A的閘極。

對於N通道MOSFET,控制電壓從0V變化到+V,而對於P通道元件,控制電壓從0V變到-V。

EDNT180904_FET_TA31P17

圖17:透過U1B和U3A求和放大器可從VR1傳輸控制電壓而不會衰減。

本系列文章的下一篇,將介紹藉由降低汲極-源極電壓來實現FET調變器電路和可變增益放大器。

(參考原文:A guide to using FETs for voltage controlled circuits, Part 2,by Ron Quan;本文作者為資深工程師/發明家,擁有超過75項美國專利)