在只要用一顆運算放大器就可以輕鬆實現緩衝器的時代,為什麼要使用離散電路?當高精度和最小空間不是特別重要的指標時,成本為50美分的雙JFET放大器足以滿足性能要求,它可提供數百兆赫(MHz)的頻寬,偏移誤差僅10mV或更低,漂移為10μV/℃或更少。

透過應用創新,離散元件電路也可以獲得良好的性能,即使運算放大器過時仍然可以使用;這種緩衝器會是你的資料庫裡值得收藏的設計。

緩衝放大器電路

x1電壓放大器的設計目標是實現以下的理想電壓放大器:無限大的輸入阻抗、零輸出阻抗和線性度。為了實現高輸入阻抗,使用JFET而不是BJT,如圖1的緩衝器電路。

20180828TA01P1 圖1 為了實現高輸入阻抗,使用JFET而不是BJT。

離散JFET元件可從多家供應商獲得,包括:

•Linear Systems

•Fairchild (現為On Semiconductor)

•Philips (現為NXP)

•Toshiba

•Vishay Siliconix

儘管單封裝雙元件──如2N3958、2N5196-2N5199,以及2N5564~2N5566等──在熱追蹤(thermal tracking)方面具有優勢,為降低成本,我們還是選擇離散JFET元件。低階的雙元件單價約4.50美元,最高級的則超過40美元;如果你負擔得起額外成本可以選擇這種,因為它們的熱追蹤性能優於離散JFET。

設計緩衝器所需的一些離散N通道JFET替代元件,包括2N5484~2N5486;2N5485的單價約0.20美元(大量採購數百顆的批發價)。其汲極電流的標稱設計值在4~10mA規定範圍內,中值為IDSS = 7mA (IDSS為ID@VGS = 0V)。此外,選擇了兩個JFET以便使用曲線描繪器(curve tracer)進行匹配。可以透過人工將它們依據匹配的IDSS分類,湊一對不用花費1分鐘,產生的額外成本約為0.10美元(按照美國勞動力成本計算)。

接下來,選擇某個標準電源電壓:VDD = +12V,VSS = -5V。這些電源電壓在桌上型電腦和量測儀器都很常見。

偏移電壓

匹配JFET的第一個設計特徵是匹配電晶體的靜態(dc)追蹤。如果底部電晶體QL的閘極連接到其源極,則VGS = 0V,汲極電流為IDSS。如果相同的電流通過QU (具備開路負載),那麼由於它是匹配的,其VGS也是零,並且輸入到輸出之間沒有電壓偏移(offset)。

這一絕妙的設計技巧還可以透過將JFET的動作點(operating point)設置為零TC點來改善,其中具有給定ID的VGS熱漂移在整個溫度範圍內是最小的。對於JFET,零漂移VGS比夾止(pinch-off)電壓高約0.8V。VGSZ值是各種溫度的ID線交叉處,以2N5485來說約為-1.2V,比-2V左右的夾止電壓高約0.8V。2N5485 (Siliconix)的曲線如圖2所示。

20180828TA01P2 圖2 2N5485 (Siliconix)的曲線圖。

使用這些值,Rsl = Rsu = Rs = 1.2V/5mA = 240Ω,容差為5%。Rsl上的壓降在波形路徑中透過匹配電阻器Rsu上的類似壓降進行補償;為了更有效匹配,這些電阻的容差可以是1%。

熱畸變

隨著輸入電壓的變化,兩個JFET功率消耗(power dissipation)也會發生變化;功率的變化引起矽晶片溫度的變化,這會導致放大器響應中產生熱感應電氣雜訊(thermally-induced electrical noise),或是「熱」(thermal)。這種「雜訊」與波形有關,最好視為熱畸變(thermal distortion)。

透過設置JFET最大功耗的動作點(op-pt或偏置)可以使JFET的功耗最小,而無需改變輸入(即在op-pt點);功率的變化(我們希望是最小化)在峰值功率附近最小,其中拋物線的導數數值或斜率最小。

將JFET的動作點──靜態偏置電流以I0代表,那麼上、下電晶體消耗的功率為:

20180828TA01P2-1

而且:

Pl = (vL· VSS· RZ · I0 ) · I0

其中vL是RL上的負載電壓。功耗差為:

ΔPD = Pu · Pl

圖3是利用MathCAD繪製的功耗曲線圖。

20180828TA01P3 圖3 利用MathCAD繪製的功耗曲線圖。

ΔPD最大時,功率隨vL的變化最小,這是將熱畸變最小化所需要的。最大差分功率時的vL值為:

20180828TA01P3-1

另一個讓人有點感興趣的電壓,是pu與pl相等時。在ΔPD = 0W時求解vL

20180828TA01P3-2

在圖3中,vL0 = 5.3V。雖然功耗在此輸出電壓下匹配,但圍繞此值的任何變化都會導致ΔPD的變化大於vL(max)附近vL的相同變化。因此,優先的偏置點是vL(max)。

在圖3中,vL(max) = 1.62V。但是,給定的電路參數導致靜態vL為0V,為了調整JFET上的靜態電壓,增加了一個額外的串聯電阻Rc。一般情況下,讓靜態輸出電壓為VL。然後在VL處設置差分功率拋物線的頂點:

20180828TA01P3-3

求解滿足所需條件的VDD值:

VDD(max) = 2 · (VL + RL · I0 )

然後將VL和供電電壓VDD代入下式:

20180828TA01P3-4

在這個設計中,Rc = 490Ω。Cc繞過Rc,使得汲極處不會出現明顯的電壓變化。

匹配BJT緩衝放大器

JFET優於BJT,因為它具有高輸入電阻和低輸入偏置電流。然而,對於相同的溫度係數(TC),JFET的電流匹配效果必定比BJT好十倍。這就是為什麼JFET輸入運算放大器的輸入偏移規格通常比BJT式的差;簡而言之,BJT的匹配效果比JFET更好。

如果你的緩衝器設計不需要高輸入電阻,請改用BJT。使用QL的固定基極電壓,必須以稍微不同的方式實現偏置(biasing)。這使得QL成為由於VBE(T)而隨溫度漂移的電流源,發生類似漂移的匹配QU具有相同的偏置電流和動態發射極電阻:

20180828TA01P3-5

當ICL(=IEU)隨溫度變化時,電阻保持恆定。隨著溫度升高,VBEL降低,ICL升高。同時,reU隨熱電壓VT增加,但增加的發射極電流透過降低reU來補償,來自QL的電流TC補償re的變化,這會影響緩衝器電壓增益。

這裡介紹的初級緩衝器可以藉由跟隨互補的BJT共集極(CC)放大器電路來升級,這消除了NPN和PNP的b-e接面;而如果匹配的NPN與QL源串聯,它將補償接續的NPN CC放大器電路。

(參考原文:Buffer Amplifier Design,by Dennis Feucht)