首先解釋「Trit」:名詞(運算),把1bit等同於三進位制,是可以有三種不同狀態的基本資訊單位。

《電子技術設計(EDN)》美國版主編Michael Dunn寫過一篇有趣的文章「三進位制DAC:解析度更高,位數更少」(刊登於《電子技術設計》4月號),文中探索了一個有趣的想法:從那些能夠單獨程式設計為輸出和三進位制(即0、高阻、1,分別對應三進位制值0、1、2)的埠接腳,得到比通常單個bit更多的資訊。從資訊理論的角度看,1Trit≈1.58bit,這是很有意義的,例如,只需5Trit就可獲得接近8bit的解析度。

然而,從一個資深類比設計師的角度看,最有趣的是將理論轉化為精確的輸出,同時適應溫度變化、單軌電源帶有雜訊並可變等現實世界的複雜問題。Dunn的文章闡述了一些有趣方法,圖1則是另一種。

20180522TA01P1 圖1 三進位制DAC結合離散電晶體與並聯基準。

我的設計想法是使用離散電晶體對相關精密電阻所控制的五個Trit接腳中每一個的三進位制加權電流(1、3、9、27、81μA)進行求和。每個阻值由其特定Trit的電流權重與施加其上的電壓參考比決定,對於t = 0、1、2、3、4 ...,根據公式1,有:

Rt =1M·(2V-0.06·log10(3t)) / 2V/3t (1)

讀者可能看出0.06log項是正向偏置雙極結(在此為2N5087的發射極/基極結)兩端電壓常見的二極體公式,它對源於每個DAC Trit的不同電流的VBE產生影響。2V項來自LM4040參考,它提高了電源抑制比(PSRR)精準度,2N5089的射極跟隨器阻抗耦合進其20kΩ偏置電阻則會影響PSRR精準度。

PSRR = 20kΩ/(26mV/120μA)=39dB (2)

用圖1中的標準值代替公式1中計算出的值就可得出圖2中預測的不錯性能,包括良好的單調性、積分線性和準確性。

20180522TA01P2 圖2 三進位制DAC具有良好的線性和單一性。

儘管將普通的二進位輸出多工至各種便宜且容易獲得的單片DAC晶片有多種可選方法,本文還是介紹了這種可節省幾個埠接腳的元件密集方法。當然,前述均不能解決其明顯的實用性或性價比問題。想一想,這可能是一件好事。

或許,並非所有令人愉悅的難題一定要實用?

(參考原文: Trits vs. Bits: 5-Trit ternary DAC has (almost) 8-bit resolution and high PSRR,by Stephen Woodward)