早於上世紀90年代初,有意見認為電荷耦合元件(Charge Coupled Device,CCD)日漸式微,最終將成為「科技恐龍」。如果用索尼(Sony)2015年的發佈來看,這個預言好像也有點道理:當時Sony正式發佈終止量產CCD時間表,並開始接受最後訂單。雖然多年前業界已預計這是遲早會出現的舉措,但Sony這一發佈仍震驚了專業成像社群。值得一提的是很多工業或專業應用(就是CMOS影像感測器(CIS)的重點市場)到現在仍然基於CCD感測器技術。究竟CCD有什麼特點優於CIS,使其更具吸引力呢?

在發展初期,CCD和CIS兩種技術是共存的;後來CCD被視為能夠滿足嚴格影像品質要求的高階技術,而同時期的CMOS技術仍然未成熟,並受限於其既有雜訊和畫素複雜性等問題。在這一時期,影像技術仍然以類比結構為主,而整合影像處理功能(系統單晶片,SoC)這一意念還沒有被認真考量。基於摩爾定律(Moore’s Law),技術節點的縮小使得SoC技術從2000年起快速擴展並更具競爭力。現在CIS繼續致力改進光電性能,在很多方面都顯得比CCD好。如果利用「進化論」比喻,其實可以把CIS視作撐過多次自然災害仍然存活的哺乳類動物,而這個進化歷史更是跨越6,500萬年的史詩式故事。

CCD和CMOS:同源異種

CCD的工作原理是將光子訊號轉換成電子封包,並依序傳送到一個共同輸出結構,然後把電荷轉換成電壓。接著這些訊號會送到緩衝器並儲存到晶片外。在CCD應用中,大部分功能都是在相機的電路板上進行,當應用需要修改時,設計人員可以改動電路而無需重新設計影像晶片。在CIS中,電荷轉換成電壓的工作是在每一畫素上進行。CMOS影像晶片在畫素級把電荷轉換成電壓,而大部分的功能則整合進晶片。這樣所有功能可透過單一電源工作,並能夠實現依照感興趣區域或是開窗靈活讀出影像。一般來說,CCD採用NMOS技術,因而能夠透過如雙層多晶矽、抗暈(antiblooming)、金屬遮罩和特定起始物料互相覆蓋等特定製程實現性能。而CMOS是基於用於數位IC的標準CMOS製程技術生產,再根據客戶要求加入成像功能(如嵌入式光電二極體)。

20180314NT01P1 圖1 CCD和CMOS結構比較。

一般的見解是CMOS感測器的生產成本比CCD低,因而它的效能也較CCD低。這個假設是基於市場需求的考量而提出,但是其他專業市場的意見卻認為兩者的技術水準相當,而CCD甚至可能更經濟。例如大型主要的航太計畫仍然採用CCD元件,原因不單是CCD在小批量和低成本的考量下在製程級實現性能最佳化,還有長期穩定供貨的需求考量。同樣地,基於高階CCD的解決方案在科學成像市場也有主流市佔率,而且還有一些新產品在開發階段。情況就像恐龍進化成飛鳥,而它們大部分都能夠提供優秀的成像功能。

CMOS擁有經改進的系統複雜性,因為它基本上是嵌入了如類比數位轉換、相關雙採樣(CDS)、時脈生成、穩壓器等SoC結構,或是影像後處理等功能,而這些以前都是應用系統級設計才有的功能。現在的CIS通常是依照從180nm到近期65nm的1P4M(1層聚酯、4層金屬)製程生產,允許畫素設計加入非常高的轉換因數,便於結合列增益放大,這使得CMOS的光回饋和光敏感度一般都比CCD為佳。相較於CMOS,CCD晶片的襯底偏壓穩定性更好,且晶片上的電路更少,所以擁有更顯著的低雜訊優勢,甚至達到無固定模式雜訊的水準。

另一方面,CIS有較低採樣頻率,可以減少畫素讀出所需要的頻寬,因而暫態雜訊也較小。快門會同時對陣列上的所有畫素進行曝光,但是CMOS感測器採用這一方法的話,由於每畫素需要額外的電晶體,反而佔用更多畫素空間。另外,CMOS每一畫素擁有一個開環輸出放大器,而因晶圓製程的差異,每一放大器的補償和增益會有所變化,使高或暗的不均勻狀況都比CCD感測器差。相對於同級的CCD感測器,CMOS感測器擁有較低的功耗,而晶片上其他電路的功耗也比CCD經最佳化類比系統晶片匹配的解決方案來得低。取決於供貨量並考慮到CCD導入外部相關電路功能的成本,CMOS的系統成本也有可能低於CCD。表1總結CCD和CMOS的特點,有些功能有利於一種或其他技術,所以毋需完全分割整體性能或成本。不過,CMOS的真正優勢是透過SoC方式實現導入靈活性,以及其低功耗特點。

20180314NT01P1-1 表1 CCD與CMOS特點比較。

關於雜訊性能的常見誤解

視訊成像鏈的頻寬必需小心調整,以便最小化數位化階段的讀出雜訊。可是這一頻寬也必需足夠大以防止影像出現其他缺陷,這一慣常做法也適用於CCD和CMOS。頻寬的最小閾值是訊號由採樣達到足夠接近理想水準所需要的時間決定。誘發性錯誤應處於接近最低有效位元(Least Significant Bit,LSB)的可忽略水準。要決定所需要的頻寬,可以應用以下的準則:

fc≈N.Ln(2)fs (1)

把放大鏈頻寬fc,訊號頻率fs和N(即ADC解析率)置入算式計算。例如N=12時,數值則是:

fc≈8.3fs

雜訊是由兩個因素造成:1/f閃爍雜訊和熱雜訊(圖2)。閃爍雜訊是大自然中常有的雜訊,而它的頻譜密度和地球自轉速度、海底水流、天氣以至氣候現象等活動相關。研究報告顯示普通蠟燭的閃爍頻率是1/f。在MOS元件和放大鏈各元素中,閃爍雜訊則是技術製程誤差生成的缺陷,使電荷被困於閘極氧化物內所造成的結果。電荷進出這些「陷阱」,造成電晶體通道內的電流不穩定,故又稱「隨機電報雜訊(random telegraph noise,RTS)」。利用羅倫茲數學模型(Lorentzian mathematical model)可以形容每一個「陷阱」的共振行為,而模型的總和(即MOSFET通道表面範圍的所有「陷阱」總和)在1/f頻譜上展示時,會全完符合具體雜訊的頻譜密度。結果顯示,1/f波幅與MOSFET通道表面面積成反比──而不是完全直線。

20180314NT01P2 圖2 頻譜雜訊密度。

要去除或減少CIS上的放大器共模差異,浮點的重置雜訊以至電晶體技術分散,視訊通道通常整合一個相關雙採樣(CDS)級。這一元素把視訊訊號傳送函數依照公式(2)進行轉換:

20180314NT01P2-1

在公式(2)中,fs是採樣頻率,n是CDS因數(通常n=2)。如圖3顯示,取決於採樣頻率,這一濾波或多或少地去除1/f雜訊頻率成分,尤其是當採樣頻率fs很高的時候更顯著(換句話說,電荷進出「陷阱」的動作將慢於CDS頻率)。HCDS濾波器結合放大鏈的低通濾波器可以簡化為一個如圖3所示的等效帶通濾波器,圖中的eqBP1對應一個一級帶通濾波器。這裡eqBP1的雜訊頻譜函數要除以2,以得到一個帶有HCDS函數的等效整合雜訊功率。eqBP2是eqBP1的陷波估算值,要取得整合雜訊功率,eqBP2的上限和下限分別按照下列算式進行倍增:

20180314NT01P3-1

20180314NT01P3 圖3 雜訊濾波函數。

在圖2和圖3所示的一般狀況下,雜訊性能可依照公式(3)和(4)表示:

20180314NT01P3-2

把公式(1)和(4)合併後,得出總體整合讀出雜訊估算值如下:

20180314NT01P3-3

有關公式經驗證跟數位仿真結果相當匹配。CCD的讀出雜訊可達到非常低的水準,適合如天文或科學成像,這些應用領域的讀出頻率可以非常低。系統設計包含最小頻帶寬的電子元素,以避免整合進訊號的不穩定時脈。在這些應用中,雜訊的1/f元件有主導地位。在高速視訊應用中,高雜訊使得訊噪比(SNR)顯著變差。從多個不同CCD視訊相機錄得的具體雜訊表示狀況資料,確認了有關理論。CIS的列向式平行讀出佈局(圖1)在這一方面提供優勢,閾值讀出頻率除以列數,再與CCD數值比較。在這裡,CIS的讀出雜訊主要由1/f數值主導。這有助於進一步改進CMOS技術在成像方面的性能。近期的結果顯示,CIS可提供達到1E-或更低範圍的優秀雜訊性能。

20180314NT01P4 圖4 讀出雜訊作為fs的函數。

MTF和QE:成像品質的支柱

量子效率(Quantum efficiency,QE)是直接影響影像感測器光電性能的因素,因為光電轉換效率的任何損耗都會直接降低訊噪比。它的影響是兩方面的,因為當散粒雜訊(訊號的平方根)是主要雜訊源時,QE不單是訊噪比的被除數(訊號),同時也是除數(雜訊)。在這一點之上,CCD和CMOS處於同一水準,可是CCD在QE改進方面累積多年的技術製程最佳化,而在CIS的QE改進發展相對較遲。基於矽的物理特性,較長的波長能穿透光敏轉換地帶,所以會使用厚的外延材料來增加紅色和近紅外線(NIR)波長的QE。根據比爾朗伯定律(Beer-Lambert Law),被吸收的能量是與介質的厚度成指數關係。高階應用的CCD利用較厚的矽物質和背照(back side illumination,BSI)製程以恢復高寬頻QE和NIR敏感度,因而擁有優勢。

20180314NT01P5 圖5 QE指標。

隔行傳輸CCD(interline transfer CCD,ITCCD)是基於特定的生產製程,導入所謂的「垂直溢漏(vertical overflow drain,VOD)」或「垂直抗暈(vertical antiblooming,VAB)」功能。VAB開發於1980年代初期,具有非常好的性能,但缺點是會減低紅色的回饋並拒絕頻譜中的NIR部份。

因為這個原因,ITCCD不能從BSI中獲益,而高階CCD因為使用垂直抗暈製程,所以沒有這一限制。CMOS也具有同一特點,在薄的感測層上,因為電荷不會在畫素之間滲透,所以沒有串擾的缺點。結果是ITCCD和標準CIS都能夠實現良好的空域解析度或調變轉換函數(modulated transfer function,MTF)。要增加NIR部份和敏感度,需要顯著增加物料厚度,但是厚物料會增加光電串擾,導致MTF衰減。

成像品質是MTF和QE的綜合結果(即所謂的檢測量子效率Detective Quantum Efficiency,DQE),所以必需同時考量空域和時域因素。圖6顯示利用矽摻雜方法恢復MTF的深耗盡 (deep depletion)光電二極體。一般來說,CIS使用類似IC的常用技術(特別是DRAM/記憶體製程)生產,所以不會牽涉上述的特定製程配方。不過近期的技術研究論文點出適用於CIS的特定製程導入方案,能實現出色的QE改進甚至相對接近高階CCD的水準(圖5)。最新的CMOS技術趨勢可說是突飛猛進,引進了如導光板、深槽隔離(deep trench isolation,DTI)、埋藏微透鏡,以及在光敏範圍下嵌入包含畫素電晶體的疊層晶片等技術。

20180314NT01P6 圖6 深耗盡方法。

既有缺陷

「嵌入式光電二極體(pinned photodiode,PPD)」或「空穴堆積二極體(hole accumulation diode,HAD)」最初開發目的是消除延遲並把全部電荷從光電二極體轉移到ITCCD寄存器。CIS的一個重大發展是在2000年代初期引進ITCCD光電二極體結構,如圖7所示。在CMOS中,畫素結構多數以每畫素的電晶體數目來表示,大部分CIS傾向使用電子捲簾快門(electronic rolling shutter),這有助於整合並只需少至三個電晶體(3T)就能實現。雖然有結構簡單的優點,但3T畫素結構的缺點是電路來自kT/C(或溫度)雜訊的畫素生成時域雜訊會較大,而且不能輕易消除。

20180314NT01P7 圖7 ITCCD和5T CMOS影像對比圖。

嵌入式光電二極體最初引進到CIS以去除來自浮動擴散重置的雜訊,後來並導入到四電晶體畫素(4T)結構中。4T結構進行相關雙採樣(CDS)以消除重置暫態雜訊,這一結構也允許電晶體在畫素間共用佈局,以便於把每畫素的有效電晶體數目減到兩個或更少。事實證明,每畫素的電晶體數目減少,能夠空出更多範圍供光敏部分或填充因數以更直接地把光線耦合到畫素上。不過,如圖8所示,在擷取視訊或包含快動作的影像時,ERS會導致更多影像變形。PPD會在第二級時工作,以進行全域快門(GS)擷取。它能夠去除ERS偽影並進一步消除時域雜訊、暗電流和固定模式雜訊。接近PPD的第五個電晶體(5T)的功能是排除過多的電荷並調整重疊模式的整合時間(在整合時讀出)。

20180314NT01P8 圖8 影像瑕疵——CMOS ERS變形。

全域快門模式一般配合ITCCD使用,但在某些狀況下會對彌散現象敏感。

彌散是在電荷轉移時出現的現象,會在影像上產生直線如圖9。這瑕疵在高反差影像上尤其顯著,但不應把它和相似的光暈現象混淆。最常用的解決方案是導入幀行間轉移(frame-interline transfer,FIT)CCD結構,而FIT也擁有較高視訊速率的優點。與CMOS等效的彌散參數是全域快門效率(Global Shutter Efficiency,GSE),有時也稱為寄生光敏度(parasitic light sensitivity,PLS),是對應於感測節點到光電二極體的敏感度比例。ITCCD的GSE值一般介乎於-88dB~-100dB,在CMOS則是-74dB~-120dB,甚至是3D疊層結構的-160dB。利用先進訂製畫素微鏡片(如Zerogap)可在從改進波長回饋的敏感度到減少CMOS畫素上的二極體所造成的填充因數損失方面,實現顯著的分別,它也是改進GSE性能的主要因素。

20180314NT01P9 圖9 影像瑕疵——CCD彌散。

CMOS成像技術的未來

CCD技術特別適合時間延遲積分(time delay integration,TDI)領域。TDI(在掃描環境時,電子同步的積分和累加)的導入相對直接,只需要一個電荷轉移元件就可以完成。這技術最初用於訊噪比最大化,然後用於CIS CCD以保存良好的影像定義(MTF)。近年多個於類比區域(電壓)或數位區域複製訊號累加的嘗試,為CMOS TDI開拓新的發展方向。不論在太空地面觀測或是在機器視覺方面,CCD延遲積分結構的低雜訊和高敏感度性能都廣受歡迎。不過現時最令人期待的發展是基於CMOS製程、但擁有CIS CCD的優點,以及電荷轉移寄存器結合列向式ADC轉換器的技術。雖然有長足進步,CIS的敏感度在光線非常微弱的應用(如只有幾十微流明的環境)仍然受限於讀出雜訊。

使用電子倍增技術的EMCCD顯示出在降噪方面的巨大潛力,因而受到科學成像市場的注意。一般來說,就如CCD被CMOS感測器取代一樣,EMCCD也有潛力朝著電子倍增CMOS(electron multiplying CMOS,EMCMOS)的方向發展。一如EMCCD,EMCMOS計畫改進光線非常微弱應用中的影像品質,以配合科學或監視方面的應用。CMOS技術有助於實現更小更具智慧的系統、降低功耗,以減低量產的成本(即所謂的SWAP-C方法)。電子倍增的原理是在讀出鏈加入任何雜訊前為訊號進行增益,使得雜訊被增益攤分,以改進訊噪比。基於CCD原理,訊號會以電子封包的形式傳送,然後在讀出之前共同對每一個畫素進行倍增。CMOS的訊號是在電壓域,因而倍增工作必需在源跟隨電晶體把雜訊加進訊號,並傳送到浮點之前完成。

隨著3D成像的流行,需要物件深度的資訊,飛行時間(Time-Of-Flight,ToF)技術在這一方面派上用場。ToF的原理是在感測器平面上設置人工脈衝光源並發射出去,然後把回饋的反射波段用於相關函數計算以得出距離。這一技術於1995年於「鎖定」CCD中首次提出,而ToF在CMOS的應用則是由CCD畫素的啟發而來。另一方法則是使用電流輔助光子解調器(Current Assisted Photonic Demodulators,CAPD)測量深度。兩種方法都實現了工業3D感測器的量產並實現了一系列的應用,如計算人數、安全監控、計量學、工業機器人、手勢辨識和先進駕駛輔助系統(ADAS)等。這些都是CCD技術衍生的意念成功過渡到CMOS作改進,再實現工業應用大規模導入的典型例子。

CMOS技術導入也衍生出新的應用範圍。舉個例子,跟CCD在1980年代在專業相機領域替代映像管(vidicon tubes)相似,單光子雪崩二極體(Single-Photon Avalanche Diode,SPAD)原來的開發目的是作為光電倍增管(photomultiplier tubes,PMT)的固態替代產品。SPAD基本上是在所謂的蓋革模式(Geiger mode)中,依照擊穿模式上的反壓進行偏置的p-n結,不過,這結構十分不穩定,任何能量改變都會導致雪崩效應。

這一特點被用於單光子感測。透過在SPAD和輸入電壓之間導入一個簡單的電容元件,利用被動抑制原理開閉雪崩,或使用嵌入式MOSFET通道啟動主動抑制原理達到同一目的,這樣就可以製作代表量子事件的數位訊號。根據原理,SPAD一個基於簡單結構的CMOS技術,無需用於影像感測器的專門製程。不過它需要複雜的電路,因此SPAD陣列的工作也較為複雜,跟光子的到達一樣,SPAD的引發和事件記數依定義是非同步的,導致CMOS技術成為不二之選。例如這就能夠非常快速地啟動掃描畫素陣列,以確認已轉換的畫素,且這些幀組合後就能製作一個視訊序列。

總結

早期一些宣稱CCD年代終結的文章已被視為預言,只是實際的過渡時間比預計的長許多。另一方面開發用於CIS的影像結構種類和創新性都大幅超越前人想像。隨著電晶體蝕刻製程縮小化和CMOS生產技術演進,這些創新都變得可行。大型工業成像廠商除了價格,還繼續在光電性能方面進行競爭。現在的使用者已經不是單單在乎於拍照,而是擷取人生中各個重要時刻,因此期待不論在任何光線狀況下都能拍出完美的照片。

工業應用也因這些改進,在其他一般範圍上得益。越來越多視覺系統也基於消費者市場趨勢而調整其影像感測器要求,影像縮小就是一個例子。而高速處理能夠提升高成本生產機器的產量並實現自動化製程和檢查,所以也是一個重要的經濟因素。新的應用正把感測器推向性能極限,且不允許影像內有更多雜訊,推動了單光子成像技術。除了簡單的攝影和顯示,3D擴增實境(AR)技術也用盡了CMOS技術的所有潛能,提供另類的視覺空間體驗。一如地球上的主要物種,CMOS感測器已經大大進化並適應其周遭環境。