系統級封裝EDA解決方案是為因應扇出型基板上晶片(Fan-Out Chip-on-Substrate,FOCoS)多晶粒封裝的設計與驗證挑戰。這套解決方案是由SiP-id(系統級封裝智慧設計)的設計套件以及新方法所組成的平台——SiP-id是一功能增強的參考設計流程,包含Cadence提供的IC封裝與驗證工具。

而新的平台則是將晶圓級、封裝級、以及系統級的設計需求整合到一個統一、自動化的流程中。透過採用SiP-id,與現有的先進封裝EDA工具相比,設計人員能大幅減少重覆修改與提升生產力,並縮短設計及驗證高複雜度SiP封裝設計的時間。

現今的智慧科技環境下,創新業者不斷地設計能夠整合更多功能、提供更高與更快效能、以及更低功耗的裝置——並將所有的元件都封裝在日益狹小的有限空間中。從智慧型手機與穿戴裝置的高接受度、以及人工智慧(AI)、自駕車與物聯網(IoT)的快速進展來看,隨著科技已成為人類日常生活不可或缺的一部分,也使IC封裝在電子產業中扮演著前所未有的重要角色。這些進展為日月光帶來了龐大的商機,可將其SiP技術的運用範疇從封裝級擴大到模組級、電路板級、以及系統級的整合。

過去IC封裝工程師利用標準的EDA設計工具,再結合無須嚴格定義的設計規則,便能為其封裝元件進行佈局設計。然而,此作法在設計今日的先進多晶粒封裝時,將面臨諸多限制。針對SiP,以及先進扇出型封裝的設計與驗證提供更全面性的做法,日月光和Cadence密切合作,利用功能增強的Cadence IC封裝與驗證工具,為日月光的先進IC封裝技術量身打造出包含設計套件、平台,以及簡化與自動化的參考設計流程。在一個具備高接腳數晶粒的典型使用案例中,與現有以手動操作的工具相比,利用SiP-id與相關參考流程和平台的封裝工程師設計所需的時間,從超過6小時縮短到僅需17分鐘。