文氏電橋(Wien bridge)網路自1891年由物理學家Max Wien推導出以來,已被用於許多振盪器設計中,其中最有名的是惠普(HP)200振盪器。讓這個正弦波振盪器的設計與當時的大部分設計不同的關鍵,是在負反饋分壓器中使用白熾燈來穩定恆定振幅電平所需的增益,以及在寬頻率範圍內穩定的振盪器運行。

這是Fred Terman提供給Bill Hewlett(惠普的兩個創始人之一)的史丹佛大學(Leland Stanford Junior University)碩士論文的建議。Bill Hewlett的音訊振盪器變得相當有名,是日後與Dave Packard創立惠普的第一批產品,在Bill Hewlett推出其文氏電橋振盪器之前,大多數音訊源都是基於LC振盪器。

通用無線電(GR)自1920年代後期就開始生產音訊振盪器,最初是403型,後來發展到1304型。GR音訊振盪器由兩個LC調諧振盪器組成,一個振盪器是固定頻率;另一個是可調的。兩個振盪器的輸出混合,不在振盪器指定範圍內的頻率被濾除,所選的頻段被放大,且振幅被調平並被控制饋送到振盪器的輸出端,這種製造音訊訊號源的方法昂貴且複雜。由於LC調諧振盪器會漂移,因此難以保證頻率穩定性,較低音訊頻率下的頻率穩定性成為LC調諧音訊振盪器永無止境的問題,而諧波失真是另一個重要問題。

固定或單頻文氏電橋振盪器不難設計和製作,因為在文氏電橋網路中可以選配RC元件以實現所需的振盪頻率。

使用Bill Hewlett導入的燈泡發熱方案來實現幅值控制穩定。這種文氏電橋振盪器可以實現非常低的失真,具有良好的振幅和頻率穩定性。

由於文氏電橋網路的電阻臂或電容臂中需要一對匹配元件,所以變頻文氏電橋振盪器的設計和製造更加困難。這可透過一個雙可變跟蹤電容或開關電容值、雙可變跟蹤電阻、開關電阻,以及邏輯選擇電阻(數位電位器)以改變頻率的方法來實現。

電壓調諧的文氏電橋振盪器並不常見,它們可能對設計和建構帶來挑戰。基於變容二極體(壓變電容)的文氏電橋壓控振盪器設計和建構一直存在,另一種調整文氏電橋網路的方法是使用一對匹配的JFET。

Linear Systems推出的雙匹配P通道JFET激發了在文氏電橋網路中使用該匹配元件作為跟蹤壓控電阻的設想。1967年,Oliver A. Fick和原子能委員會(Atomic Energy Commission)申請了專利,在這個專利中有這一概念和設想的描述與圖示,但與大多數專利一樣,如何使這一設想實際發揮效能的更具體細節模糊不清,其詳盡程度不足以在現實中實現夠好的設計。雖然多年研究測試儀器,從其服務手冊中搜集了大量資訊,並在網路上查找JFET調諧的文氏電橋振盪器的例子,仍沒有發現可行的設計。這一設想激發我對設計和建構滿足功能要求的JFET電壓調諧文氏電橋振盪器的好奇心。

文氏電橋本質上是一個串並聯RC網路,當串聯和並聯RC網路達到平衡時,相移為零。在零相移時,該網路本質上變成一個電阻分壓器,可用於將正回饋送入放大器,以產生特定頻率的振盪。

該文氏電橋網路的電容值為1,000pF、電阻為301Ω。計算出發生零相位的頻率為512kHz;網路分析儀顯示接近513kHz。文氏電橋網路損耗約9.5dB或3倍衰減,這是當文氏電橋網路作為正回饋插入到振盪器中時,為了產生振盪,放大器或類似增益元件需要補償的能量損耗量,增益元件會增加振盪幅度,直到飽和為止。增加一個由參考電壓控制的可變增益負反饋環路,透過文氏電橋網路來平整和平衡正回饋的量值,可以得到穩定的振盪器輸出振幅和振盪頻率。

20180130TA01P1 圖1 使用惠普 3577B網路分析儀的文氏電橋網路分析儀繪圖示例。

當文氏電橋網路用作振盪器時,稍微增加了其正回饋量。為保持振盪器的恆定電平輸出,負反饋環路需要調整,並補償這些動態文氏電橋網路調諧元件的變化。這是在文氏電橋振盪器中使用JFET作為壓控運行元件時需要考慮的一個參數示例。

20180130TA01P2 圖2 降低文氏電橋網路串聯臂的電阻或R值,會導致網路分析儀顯示器在平衡狀態下幅度略微增加,頻率略微上移。

用作壓控電阻時,JFET具有與三極真空管類似的基本平方定律非線性傳輸特性。因為JFET的漏極和源極會增加訊號偏移水準,從而導致通道長度調變(通道電阻調變),JFET的這一「個性」就更得以彰顯。圖3中貫通被測JFET的三角波兩邊的曲率顯示了漏-源阻抗的這些小變化。

20180130TA01P3 圖3 上方三角波曲線(曾為直線)邊緣呈現JFET的平方律特性。

雙LSJ689的一半配置為雙電阻分壓器中的一個電阻,由底部的10V峰-峰、500kHz三角波曲線驅動;閘-源極偏置電壓約為JFET漏-源極接近最大源-漏極電阻時偏置電壓的30%。

大多數JFET的漏極至源極通常是對稱的。透過在閘極與漏極之間增加分壓器,將閘極連接到分壓器中心,該分壓器就能有效地向JFET的閘極施加校正回饋。

將來自JFET的漏極到源極間的電阻分壓器的回饋添加到閘極有助於FET線性化。分壓器驅動增加到15V峰-峰值電壓,以說明被測JFET上漏-源極電阻線性度的改善。

透過降低漏-源極間的訊號電平,可進一步降低由漏-源極間壓降引起的閘極調變導致的JFET失真。這有效減小了通道長度調變效應,使JFET的漏-源極之間的阻抗更線性。

JFET不是理想電阻

事實上,JFET不是理想電阻,儘管有侷限,LSJ689中的兩個匹配JFET仍足以用作文氏電橋調諧元件。作為P通道JFET的LSJ689具有正向電壓增加JFET漏-源電阻的優點。與需要負向電壓增加JFET漏-源極電阻的N通道JFET相比,前者電壓控制更加容易。

20180130TA01P4 圖4 由通道長度調變引起的一些非線性可得到校正。

閘-源極電壓為零時,LSJ689的典型「導通」電阻約為120Ω。資料手冊規定閘-源極「OFF」(漏-源極電阻達到該JFET能夠達到的最大值)電壓在1.5~5V之間,該規範會影響給定閘-源極電壓下漏-源電阻的量值,從而直接影響文氏電橋網路的調諧頻率和調諧範圍。JFET對漏-源電阻間的差異將影響文氏電橋的調諧頻率和幅度,如網路分析儀圖所示,在1MHz、漏-源極電壓為15V時,LSJ689具有8pF的低漏-源極電容。鑒於LSJ689的這些固有特徵,我們來嘗試製作一款250k~1MHz、電壓調諧的文氏電橋振盪器。

20180130TA01P5 圖5 上方跡線為被測JFET的輸出三角波;下方跡線是輸入到JFET測試分壓器的三角波。

文氏電橋振盪器中用作增益元件的放大器是非常基本的三極管差分放大器,帶有互補的發射極跟隨器輸出部分。設計並不複雜,在1MHz振盪器中具有足夠的頻寬來工作,具有低阻抗的正和負反饋回路,並且仍具有一定的負載驅動能力。開環增益在14左右,便於反饋回路閉合(振盪所需的增益約為9.5dB或×3),具有合理的失真性能和可接受的DC穩定性。

K489A-K489B是在輸入端使用的LSK489匹配的N通道對。該差分對的尾電流經J511電流源二極體設定為約4.5mA,並在差分對中的兩個JFET間分流。同相輸入JFET K489A有一個1kΩ的負載電阻R9和一個二極體D1,1kΩ電阻將增益設置為約等於2。二極體在R9兩端增加了一個二極體壓降,幫助補償和抵消連接其共發射極放大器導致的溫度影響;反相輸入JFET(K489B)作為源極跟隨器,增加了該放大器輸入負反饋路徑的阻抗。

20180130TA01P6 圖6 上方跡線是0V~10V,一個2s的斜坡驅動VC輸入;下方軌跡是振盪器的輸出,從1MHz開始,停止在250kHz;跡線包覆(白灰色部分)說明在其調諧頻率範圍內具有均勻的振盪器電平輸出。

Q2是共發射極放大器(CE),其直流偏置是透過漏極電阻R9和D1兩端的壓降實現,增益由直流偏移調整器R11、R12、Re'、集電極電阻R13和發射極跟隨器輸出部分所需的能量設置。可變電阻R11用於調整放大器的直流偏移,透過調整進入R13的集電極電流實現。R13上產生的壓降被設定為在放大器的輸出端達到接近0V時的電壓,該CE放大器的工作電流為11mA,需要足夠的電流以支援所需的放大器頻寬,以及發射極跟隨器輸出部分的驅動,由於使用本地回饋將該放大器CE部分的增益設置為約等於7,利用Q2的固有集電極-基極電容保證放大器穩定性。

20180130TA01P7 圖7 振盪器輸出的諧波分量在1MHz時驅動500Ω負載。

三個二極體D3、D4、D5產生約1.8V壓降,以偏置用作輸出級的NPN和PNP發射極跟隨器。發射極跟隨器上的基極電阻R14、R15是保證良好振盪穩定性所必需;發射極電阻R16、R17需要在溫度範圍內保持偏置穩定性。輸出部分偏置設置為12mA,允許在驅動低阻抗文氏電橋網路正回饋環路和光敏電阻調變的負反饋環路的同時,仍有一些電流可用於驅動負載。

電壓調諧文氏電橋網路包括用作壓控電阻對的LSJ689雙P通道JFET。漏-閘極回饋電阻R3、R6有助於JFET的有效電阻曲線線性化;R2、R5則構成J689A和J689B的閘極分壓器。JFET上並聯的R4、R7在閘極電壓變化時將其可變電阻範圍限制在約120Ω~650Ω的範圍,同時也有助於JFET的電阻曲線線性化。C3對JFET調諧電壓進行隔離,以遠離放大器的同相輸入端,6.8V齊納二極體限制了可施加到JFET閘極的電壓,從而有效限制了這種電壓調諧的文氏電橋振盪器可變電阻範圍和調諧頻率範圍。

20180130TA01P8 圖8 上方跡線:+15V電源、Tek P6021電流探頭和Tek 7A14(@ 5mA/格),使電源產生脈衝電流,驅動振盪器和500Ω負載。中間跡線:+15V電源、Tek P6046差分探頭(@10mV/格),顯示+15V電源的電壓波紋;用電壓探頭實際看不到電流脈衝。下方跡線:振盪器輸出至500Ω負載,振盪器±15V電源連接到150μH電感、10Ω電阻和22μF旁路電容。

R1限制了齊納二極體D2的電流;C7和R1對進出振盪器的一些高頻控制電壓進行濾波;C1和C2構成了文氏電橋網路的剩餘部分,振盪器頻率隨調諧電壓的增加而降低。

圖9顯示在電壓控制(VC)輸入為0V時,文氏電橋網路振盪頻率約1MHz,在VC輸入為7V時,下降到約250kHz,也即每V下降110kHz。由於JFET固有的非線性,每V對應的調諧頻率並非線性。

20180130TA01P9 圖9 上方跡線:+15V電源、Tek P6021電流探頭和Tek 7A14(@ 5mA/格);驅動振盪器和500Ω負載的脈衝電流由150μH電感、10Ω電阻和22μF旁路電容控制。中間跡線:+15V電源、Tek P6046差分探頭(@10mV/格)、在+15V電源上顯示電壓波紋;有或沒有150μH電感和10Ω電阻,看起來差不多。下方跡線:振盪器輸出到500Ω負載。

為了控制和穩定振盪器的輸出電平,D6、D7、R21構成Q4的1.2V基準電壓,從而在發射極電阻R22上產生約0.6V電壓,生成2mA的電流源。

這個2mA的電流被施加到D11。D11中注入1.8mA將使R19的電阻降低到約100Ω,在R19為100Ω、固定負反饋電阻R18為619Ω的條件下,放大器的閉環增益增加到約等於7。這一量值的放大器增益加相關元件的固有雜訊就可啟振振盪器,一旦振盪器的輸出電平夠高以驅動峰值檢測器網路R23、D8、C4,分壓器R24、R26就設置基極驅動量值來正向偏置Q5的基極-發射極結。

分壓器R24、R26還設置了振盪器的輸出電平,一旦Q5有足夠的基極驅動來克服其基極-發射極電壓,那麼它還可以用作振盪器電平控制的參考電壓。Q5開始導通,電流開始從集電極流向發射極,從而減小驅動D11的電流。減小對D11的驅動會增加R19的阻值,改變R18的分壓比以降低放大器增益,穩定並平衡振盪器的輸出。振盪器電平控制環路的穩定性由C4、R24、R26和固有的LED光輸出到光敏電阻的阻值變化-反應時間(轉化為光敏電阻模組D11-R19)所決定。

電源去耦網路

L1、L2、R28、R29、C5、C6組成電源去耦網路。電感的阻抗隨頻率的增加而增加,限制了可以進入或離開振盪器的較高頻能量的量值。R28、R29消除了電路網路的潛在自諧振,旁路電容需要一些阻抗來抑制,否則將成為不想要的迴圈電流發生器,從而導致意外。另外,振盪器±15V電源直接連接到22μF旁路電容。

JFET電壓調諧文氏電橋振盪器的測量規範:

˙頻率範圍:250k~1MHz;

˙調諧靈敏度:110kHz/V;

˙諧波:最大-30dBc;

˙輸出電平:1VRMS、±0.3dB饋送至150Ω負載。

JFET電壓調諧文氏電橋振盪器說明如何進行設計權衡來實現可工作的振盪器。調諧頻率範圍受限於匹配的P通道JFET對的線性調諧範圍。將頻率調諧範圍擴大到本範例之外會導致文氏電橋網路的有效電阻值過度失配,使文氏電橋網路失衡。考慮到JFET 文氏電橋網路的這些限制,調諧靈敏度最終會達到110kHz/V左右。對於1MHz中心頻率、30kHz步進來說,該VCO的階躍回應或調諧速率限制被幅度控制環路限制為1ms。在1MHz、振盪器輸出負載為500Ω的情況下,諧波比最差情況下的基本調諧頻率(-dBc)低-30dB。這是由文氏電橋失配、放大器性能、振盪器輸出電平驅動500Ω負載等情況決定,這種FET調諧的VCO的電性能與使用變容二極體的LC電壓調諧振盪器類似。

20180130TA01P10 圖10 電流探頭有助於顯示旁路電容對電流轉換的影響。

文氏電橋網路是橋網路的實例,它是類比電子學的基本構建模組之一。橋網路演變而來的還包括由四個電阻組成的惠斯登電橋(Wheatstone bridge),然後是進一步的差分放大器。最基本的差分放大器是由兩個負載電阻和兩個主動元件(FET、MOSFET、雙極型電晶體、真空管、微型抗震電子管等)組成。利用四元素網路在兩邊實現平衡和對稱,這是一個非常有效的設計理念,這種平衡和對稱的概念實現在類比電路設計的許多方面,類似於自然系統之於人類行為。

幅度控制系統環路是平衡的另一種演變,它包括一個參考,該參考與幅度值進行比較。比較結果產生一個差值或誤差訊號,使用增益控制元件改變放大器增益就可以控制文氏電橋振盪器的輸出電平。實施放大器增益校正(校正事件時間)和決定需要施加多少幅度校正,增加了幅度控制環的複雜性,如果不以適當的時序和量值進行校正,控制系統會變得不穩定。

JFET文氏電橋振盪器的設計和建構也使旁路電容一些「隱藏」的影響顯露出來。旁路電容可以是有效的暫態儲能元件,也可以成為電壓-電流轉換器,電流探頭有助顯示旁路電容對電流轉換的影響,由於旁路電容會產生有效低阻抗電壓源,因此使用電壓探頭不易揭示此現象。

增加電感作為附加的暫態能量記憶元件(阻抗隨頻率的增加而增加),降低通過電源「逃離」該電路的高頻,與電感串聯的電阻防止該網路變成諧振回路。

(參考原文: Building a JFET voltage-tuned Wien bridge oscillator,by Bernice Loui)