由於元件要滿足(和創造)市場需求,因而不可避免地不斷縮小尺寸,設計師們正不斷努力開發替代整合方案,不僅包括前段製程的方案還有後段製程(BEOL)的方案。其中,最突出的是,替換雙嵌入式互連中的銅線,以彌補因較細的銅連線而產生對元件速度有負面影響的電阻電容延遲。建議的替代方案為用鈷代替銅,可能性最大的候選材料或較為特殊的材料有奈米釕管、奈米石墨烯管或奈米碳管。

先進雙嵌入式結構採用原子層沉積氮化鉭(TaN)銅擴散阻擋層, 這是一種薄化學氣相沉積(CVD)鈷襯料,和佈線為其主要構成物的電鍍銅填充層。前代產品(≥7nm節點)也在鈷填孔和銅填孔間採用了物理氣相沉積(PVD)銅晶種層,但先進元件由於邊際晶種覆蓋和整合障礙問題逐漸淘汰了這種膜層。

特別重要的一點是,薄TaN阻隔層避免了銅的擴散和元件的損壞,薄鈷襯料的完整性對確保屏蔽功能正常十分關鍵。應用於5nm技術節點的鈷襯料的厚度減少至接近於3nm,降低了傳統電鍍銅製程的靈活性。

在最近的研究中,aveni將其Sao鹼性電鍍銅化學性能與傳統的商用酸性鍍銅的性能進行了比較。電鍍樣品為TaN上3nm CVD鈷。研究結果顯示,酸性銅化學材料腐蝕了鈷填料,導致電鍍化學物質與底層的TaN層發生反應并形成氧化鉭(TaOx)。TaOx的形成是導致元件故障的另一種表現形式,因為它導致了斷路,妨礙了電流流動。

採用aveni的Sao化學材料的鈷依然保持完整,也沒有形成TaOx,這使銅互連延伸到5nm及以下的技術節點。