電源設計對於同步整流性能的要求,除了在全負載工作範圍必須保有穩定性,延長開關導通時間與低待機功耗也是重點性能的展現。目前同步整流控制分別有採用預測導通時間與偵測開關導通壓降的方式,基於原有的概念,以最佳化原有以控制為名的產品不斷推陳出新,其對於操作穩定性與效率提升皆有助益。

本文將探討LLC同步整流控制方式與常見問題,並分享由控制觀點的解決方案。文章最後將分享新的同步整流控制概念,可提升輕載同步開關的效率與穩定性,期望讀者因本文而能權衡與設計適用於系統的同步整流對策。

LLC同步整流控制方式比較與分析

LLC控制器整合同步整流控制可簡化電路設計並可最佳化同步整流驅動,此為控制IC設置於二次測,如圖1b所示,最先導入於桌上型電腦電源的應用。然而,近年來電子產業關注節能減碳議題,在競爭激烈的市場機制下,系統供應商與功率半導體製造商共同推廣能實現低待機功耗的LLC控制器,用以取代過去仰賴反馳式(flyback)轉換器達成降低待機功耗的實現方式,可減少整體系統空間與成本,隨之提升離散式同步整流控制器於消費型市場的市佔率。離散式同步整流控制器相較於整合型控制器,於產品應用層面能更具彈性,因此以下章節皆以離散式同步整流控制器為探討目標。

20171219TA01P1 圖1 同步整流控制器位置示意圖。

關於同步整流功率晶體拓撲位置在系統設計皆有不同考量,也影響同步IC佈局的規劃:

  1. 若將同步整流置於輸出正端,兩臂同步整流MOSFET的汲極端可相互連接,若採用非絕緣的金屬散熱片封裝,在施工上可省去絕緣片而達到最佳散熱效果,這是因為散熱端為直流準位因此無輻射干擾的問題。然而,此設計方式需使用兩顆同步整流IC與其各自供應輔助電源,將增加控制元件的數量。

  2. 若將同步整流控制器置於輸出負端則可直接使用輸出電源驅動,並可採用雙驅動的同步整流IC可進一步降低控制電路元件數量與空載待機功耗,也可保護同步開關同時導通的狀況,取捨之下,這種方式被業界設計採用較多。

目前同步整流控制主要採用預測與偵測導通壓降的方式,各自於業界皆有實際應用的案例。由於離散式同步整流控制無法得知初級LLC控制器的動作時序,僅能藉由偵測變壓器繞阻的電壓判斷MOSFET導通與截止的時機點,圖2為MOSFET導通壓降的偵測方式,最先使用在返馳式轉換器,其運用相同概念:初級換相時,次級繞組電壓下降直到MOSFET寄生二極體有足夠的順向導通壓降(圖中VTH1,約在300mV以上),以此做為同步整流開關導通的條件。LLC次級的電流波形不同於返馳式轉換器,其導通時間內電流變化非單純的遞減關係而較近似正弦波形,因此在控制上需多加判斷條件,以避免提早控制器誤判而提早截止MOSFET。當LLC次級電流遞減至IC設定的電壓VTH2,控制器截止MOSFET,之後LLC次級繞組電壓因初級換相而上升,完成整個週期動作。

20171219TA01P2 圖2 開關導通壓降偵測示意圖。

由上述的動作原理可知道MOSFET導通壓降於控制過程中扮演重要角色,在實際應用情況下,控制準確度會特別受到非理想效應的影響,例如PCB路徑上的雜散電感,受溫度影響的MOSFET導通電阻…等,都會造成MOSFET截止時間過早或過晚。因此,有供應商推出預測開關導通時間的方式,如圖3所示。此方式基於LLC開關導通為50%的週期時間,可利用前次開關導通時間做為下次導通時間的參考,且併入死區時間以防止交越情況發生。雖然,這種方式可有效克服雜散效應的影響,且開關的導通與截止不受MOSFET導通電阻的影響,但受限於應用於穩定負載系統,若初級開關頻率因應負載變動而驟升,將造成預測失敗,此時次級開關將不能及時截止而造成湧浪電流流向初級MOSFET。即便如此,此控制方式帶來的穩定性仍是可取的,可使同步整流開關操作於全負載範圍內不受導通壓降與雜訊影響。

20171219TA01P3 圖3 同步開關導通預測示意圖。

為因應多數市場系統特性的需求,同步整流控制方式仍以偵測MOSFET導通壓降為主流,除了上述談論電路非理想效應將影響LLC同步整流開關的動作之外,次級等效漏感與雜散電容產生的振盪也會造成同步整流IC的誤判。為此,控制IC廠商提出相應的對策,為了使讀者能更清楚時序動作與成因,圖4標示實際情況的電壓與電流波形,並列出可行的對策:

20171219TA01P4 圖4 實際同步整流波形與因應對策。

20171219TA01P5 圖5 MOSFET寄生二極體順向導通壓降(以BSC016N06NS為例)。

(a) 在次級繞阻換向後,MOSFET寄生的順向二極體導通,此壓降大約在500mV(如圖5所示的最差條件),因此VTH2設定可在250mV左右。為了避免LLC DCM操作時所產生的震鈴誤觸發使MOSFET提早導通,IC可設定空白時間TBon,或以圖6的緩震線路減少IC偵測的震輻量或寬度。

20171219TA01P6 圖6 預防高頻諧振誤觸SR導通的線路圖。

(b) 理想上,由於LLC的次級電流為弦式波形(紅色波形),所以在導通初期的MOSFET導通壓降過低而容易誤觸SR turn-off。為防止此現象發生而定義出MOT(Minimum on Time),以閃避導通初期過小的導通壓降。然而,此設計得考量輕載時最低SR導通時間以避免造成初級與次級MOSFET同時導通的情形。

(c) 在實際情況,MOSFET封裝與PCB線路的雜散電感(圖7)在電流上升期間感應出負電壓,如圖4藍色波形,此非理想訊號使IC誤判而持續導通MOSFET,因此線路存在雜散電感的情況下反而不會有MOSFET提早截止的問題。相反的,若考量減少雜散效應而使用表面黏著元件(SMD),容易使開關導通壓降形成理想的弦式波形,而有(b)提到的開關提早截止問題,但加大MOT在輕載時有初次級開關同時導通的風險,有鑑於此,本章節後段會介紹改善對策供讀者參考。

20171219TA01P7 圖7 線路雜散效應將造成MOSFET跨壓偵測不正確。

(d) 迴路上雜散電感也會在弦式波形的後半段感應正電壓,造成IC誤判而提早截止MOSFET,此將大幅增加導通損耗。為克服此問題,IC多設計一道線性導通模式:當弦式電流下降至特定電壓準位,如圖4標示的VTHR,IC將利用控制閘極電壓的方式穩定順向 導通壓降,以延長SR導通時間,此模式稱為線性調節區(Linear regulation mode)。而在降低MOSET閘極電壓的同時,也可讓MOSFET截止速度加快,趕在次級完成換相前截止。

(e) 當弦式電流進入尾端,閘極電壓已無法再維持MOSFET導通狀態,使MOSFET壓降達到VTH1,IC就截止MOSFET。此時將會有短暫時間電流流經MOSFET順向二極體而產生順向壓降,為避免IC誤偵測,IC截止MOSFET時也立即需要空白時間以避免MOSFET再度導通。

(f) 當次級繞組換向時,正電壓VTH3為重置新導通週期而設定,為確保次級換相後不會被震鈴干擾而誤觸導通,也同時進行(e)描述的功能。

綜合上述動作時序說明,我們已對LLC SR該具備的功能有初步認識,但仍有下列問題待進一步克服,或在不犧牲效能與增加額外電流偵測元件的情況下能有折衷的方式:

問題1:目前小型化電源設計的主流為採用SMD,使用銅箔散熱,以提高電路功率密度並減少生產工時。而SMD為低雜散電感的封裝,若搭配導通電阻更低的MOSFET更容易在導通初期即截止。如同前文所述,若僅仰賴較長的MOT,則不利於輕載於高頻的操作。

問題2:若欲進一步延長次級開關導通時間以提升效率,IC偵測點電壓仍因線路漏感感應正電壓而提前截止或進入線性導通模式,皆會增加導通損耗。

根據上述問題,若提升IC內部判斷截止電壓(圖4的VTH1)到明確的準位則可改善SR開關提前截止的問題,也無須再仰賴加長MOT做為SR導通初期避免誤觸截止的機制,使系統設計更加彈性。然而,提升截止電壓準位必須針對次級電流與MOSFET導通特性進行校調,且需評估在次級電流連續導通的重載條件與非連續導通的輕載條件是否有助益或形成電壓尖波的程度,為本文接下來探討的重點。

以下實驗一個常見規格240W/12V電源供應器,同步整流控制器採用IR11688,此IC無閘極驅動情況下的靜態電流為320μA,可降低待機功耗。IC的PIN6為MOSFET源極偵測點,在IC內部與GND分離,因此可簡單透過外部R1與R2分壓可等比例決定開關截止電壓與進入線性調節區的準位,如圖8所示。LLC電路的重要參數可參考表1。

20171219TA01P8 圖8 實驗電路方塊示意圖。

20171219TA01P8-1 表1 實驗電路的重要參數與IC重要參數。

提升MOSFET截止判斷準位可延長次級開關導通時間,但對於其可能造成逆向電流使電壓尖波增加的幅度,還有取捨的空間。為詳細探討開關截止前的電路行為,可參考圖9標示電流路徑。導通週期後半段的電流斜率於IC偵測點感應出正電壓,此影響開關截止的時機點。當MOSFET操作於線性調節區且在弦式電流幾近截止時,這時MOSFET導通電阻相當大,基於此特性,開關截止時的MOSFET逆向電流幾乎可量化為漏感電流斜率、IC延遲時間與截止判斷電壓的關係,推導如下:

20171219TA01P9-1

由公式可得電感電流變化斜率為:-iMSR1/t=0.0314A/nSec。

20171219TA01P9 圖9 開關截止前的電路狀態。

由於MOSFET在截止前閘極電壓過低,MOSFET規格書未標示相對應的導通阻值,此時導通電阻值在0.1以上,如圖10所示,因此一旦電流方向由正向轉為逆向(圖9藍色轉換成紅色路徑),SR控制器僅需微弱的逆向電流就可觸及所設定的正電壓準位,因此IDS逆向電流對應到的截止電壓幾近於0V。而接下來逆向電流最大值則取決於IC延遲時間,在此案例則為:

20171219TA01P10-1

20171219TA01P10 圖10 開關截止前的判斷條件示意圖。

由於IC在截止閘極訊號前已將MOSFET操作於線性區,因此MOSFET截止速度快,在初級繞組電壓上升同時,MOSFET截止動作已完成。

然而,當LLC頻率操作點位於LR、CR共諧頻率的右半平面,LR電流於初級換相後為續流狀態,此時LLC輸入電壓跨在Lr造成次級電流急劇下降,此下降斜率於二次側感應數百mV的正電壓,這個大幅度的正電壓將使得SR IC立即截止MOSFET。此狀態下不宜強制設定更高的正電壓截止準位迫使MOSFET持續導通,否則逆電流將持續增加至MOSFET跨壓達到數百mV的正電壓準位,造成MOSFET進入崩潰(Avalanche breakdown)狀態而損壞元件(如圖13波形)。因此,關於這個機制的應用,在初級換相後就截止MOSFET導通是最安全的作法。

為驗證判斷準位提升至正電位後是否提升性能與穩定性,以下實驗刻意採用低導通電阻MOSFET 60V/1.4mOhm,並且以20%負載進行實驗。由圖11(a)結果可知,MOSFET在MOT 2μSec導通時間後即截止(紅色箭頭位置),圖中綠色部份為IC保護機制:當IC偵測次級導通時間小於MOT即於下週期停止輸出。圖11(b)為施予20mV偏壓於偵測準位的SR動作波形。由波形可得知,即使SR IC在MOT時間結束後觸發線性調節區的控制,仍可使MOSFET持續turn-on至初級開關換向前才截止,改善MOSFET導通損失。由於開關截止前操作在線性區,因此在次級繞組電壓上升期間可截止MOSFET,不會造成過高的電壓尖波。

20171219TA01P11 圖11 20%載情況下偵測電壓補償波形比較。

圖12為滿載情況下不同補償電壓值的SR波形比較,由(a)可知在弦式電流波形後半段因導通壓降過低而即早觸發線性調節區。相較情況下的波形(b),藉由適當的補償可以延後開關進入線性調節區的時間,進一步降低導通損,實測效率可以增進0.2%。

20171219TA01P12 圖12 滿載情況下偵測電壓補償波形比較。

圖13為LLC次級電流連續導通情況下的SR電流波形,由(a)波形可看出SR IC因電感電流斜率陡下後立即截止MOSFET,若此時刻意採用更高的正電壓偏壓(此例為200mV)可使MOSFET延續導通,但伴隨而來問題是MOSFET導通壓降難以觸發SR的截止準位,過大逆向電流造成MOSEFT崩潰,如波形(b)所示的平台電壓,其瞬間功耗容易損壞MOSFET。

20171219TA01P13 圖13 強制於次級連續導通情況下補償電壓的波形比較。

結論

本文介紹目前業界同步整流的設計趨勢,文中彙整同步整流常見問題並分享了目前常見的因應對策。面對不易克服的開關及早截止問題,在不增加額外的電流偵測的元件下,本文分享了一個折衷補償方式,可使全負載範圍的同步開關不會提早截止,並可於DCM重載條件下延長MOSFET全導通時間,進一步減少導通損失。

本文最後以一個240W電源搭配IR11688控制器為實驗平台,驗證概念的可行性。由實驗結果可知,輕載電壓尖波略高於對策之前,但滿載仍為電壓尖波的最差條件,其並未造成明顯電壓尖波的提升,因此電源設計者可在MOSFET允許耐壓範圍內更進一步提升系統平均效率。