兩個主要的製程創新開啟了10奈米(nm)及以下技術節點的CMOS邏輯元件的生產:多層圖案化和3D幾何結構。這些技術創新對於製程控制的要求更加嚴格,也減低了量測的誤差預算。此外,前期製程步驟的內在變化會嚴重影響隨後的光學量測技術,因此光學量測模型中都必須要對這些前層加以考量。

線上量測用於指示生產線內的製程變化,然而,其最終的目標是為了解線上製程的變化如何影響最終產品的電性參數。如果我們能將指示線上製程變化的量測參數與電性測試相關聯,那麼將可大幅減少平均的檢測時間,並且可以識別對總體變化影響最大的製程步驟。

以前採用光學測量時,製程層厚度一直是電性能最有力的指標。然而,在28奈米技術節點之後這種關聯開始瓦解。目前,我們開始看到:製程的複雜性增加、先進材料的導入(例如,高K(HK)金屬閘極堆疊)、多重曝光要求製程誤差更小、中段和後段製程(MOL/BEOL)的多掩模層,以及鰭式場效電晶體(FinFET)結構的導入。這些新的整合方案需要採用由許多犧牲層所組成的大型堆疊,因而增加了模型參數的數量和層間的相關性,並因此對採用光學模型的量測技術形成更多的挑戰。

業界一直在研發7奈米的節點技術。對於這個新節點,我們會看到超薄層、先進材料、多層堆疊和3D結構的結合。隨著元件複雜性的提高,採用光學模型的量測技術的應用變得越來越困難。在創建量測解決方案的過程中,耗費的資源越來越多,創建的時間也越來越長,測量誤差開始超出通常允許的量測誤差預算。因此量測技術的創新勢在必行,以便我們對製程繼續進行監控並推動元件的改進。

變化的來源

邏輯元件的生產通常會經歷複雜的製程流程,並且使用不同的多反應室設備,以及需要幾個月的生產時間。當試圖控制這樣複雜的製程時,流程中所採用的每一種設備、特定的反應室,甚至FOUP內的晶圓的位置都可能發生變化。單一步驟中的小變化似乎無關緊要,但是流程內的各種變化累積則會影響並減低元件性能,並且會扼殺產量。隨著技術節點的尺寸越來越小,我們看到製程控制的重點也從批次和晶圓級別轉移到跨晶圓級別,但是這個趨勢需要更進一步,直至實現晶粒內的控制。表1顯示了在典型的14奈米晶圓上,晶圓與晶圓之間、跨晶圓,以及晶粒內的變化比較。隨著自動化製程控制(APC)的改進,切割道結構的線上數據通常會被用於晶圓級別的調整,然而,如果我們試圖改善我們在跨晶圓或晶粒內部所觀察到的變化,這種控制環境則變得更加複雜。

20170926TA01P1-1 表1 14奈米節點的晶粒內、跨晶圓、及晶圓之間(w2w)之間的變化比較。當前的晶圓級APC系統能夠降低w2w的訊號,但是我們可以看到晶粒內的變化仍然非常明顯。

為了開始使用跨晶圓或晶粒內數據進行APC控制,我們首先需要提高在這些區域內的測量能力。尤其隨著產業焦點轉向7奈米及以下,量測解決方案必須「衡量重要指標」。如此,量測資料可以被用來將製程變化與元件性能和晶圓產量相關聯。量身定制的線上解決方案可與先進的APC結合,以改善跨晶圓和晶粒內的控制。這些舉措最終可以減少各個設備和反應室所留下的製程印記,從而在生產線終端達到更均勻的累積效應。

閘極薄膜

研究動機 自從FinFET問世以來,傳統的平面(1D)厚度測量量測框已經不能再代表3D的元件區域。然而,1D量測框上的厚度測量在量測控制方案中仍然佔有重要的地位,這是因為1D SE測量相比其他測量技術所具備的一些獨特優勢。首先也是最重要的一個優點就是測量的精度,在1D量測框上典型的SE厚度測量精度可以達到亞Angstrom範圍,測量結果的高精確度可以減低每個單獨設備的雜訊,從而使得設備之間的效能可以嚴格匹配。採用光學SE技術的量測系統也具有非常高的產量,此外,與2D或3D結構相比,1D模型複雜度較低因此可以快速形成解決方案。

我們曾經發表過的一種解決方案是採用SE的FoG測量技術,對近似於元件結構形貌的多層薄膜進行膜厚測量,並且可以達到亞Ångstrom級別的測量精準度。秉承產業「衡量重要指標」的趨勢,FoG針對圖案化結構的測量薄膜厚度,因為這樣的資料與實際元件性能有更高的相關性。表2顯示量測框上的傳統1D薄膜、FoG和OCD在圖案化目標上採用傳統散射測量(OCD)之間的比較。從中可以看出,FoG不僅提供測量精準度高和迅速形成解決方案的優勢,同時也讓我們可以看到在圖案結構上薄膜沉積如何進行。FoG算法對前層堆疊的變化不敏感,因此也提供了穩定的解決方案。

20170926TA01P1-2 表2 1D量測框的光譜橢偏技術、2D量測框採用閘極薄膜技術和傳統散射技術之間的對比。測量技術的排名依照其性能和使用的難易程度。

除了平坦的1D量測框和結構元件區域之間的相關性瓦解,另外一個日益增長的憂慮是這些大的開闊區域更容易於形成缺陷。特別是對於CMP製程,因其最佳的平坦化速率是針對元件的圖案高密度區域而設置。但是因為膜量測框巨集中的圖案密度很低,所以在這些區域中更容易形成CMP凹陷效應、殘留物或其他類型的損傷。而這些測量點的損傷可能會造成虛假的警報,因為實際上元件區域可能完全符合製程規格,因此測量點遠離這些敏感的開闊區域將有助於消除這些假訊號,從而避免不必要的延遲,並且縮短批次的週期時間。

實驗設計(DOE) 本文採用SE系統在7奈米的量產晶圓上對FoG進行評估。透過控制HK沉積時間和沉積後退火(PDA)溫度的變化,分別製作了晶圓製程對照組。透過這樣的對照試驗,HK層和介面層(IL)的厚度都被調控。這些晶圓在PDA製程之後接受測量,隨後在每層金屬閘極(MG)膜層沉積之後再進行測量。該實驗的設計如圖1所示。測量的子系統包括高訊號/雜訊的旋轉析光/旋轉補償的SE和激光驅動光譜反射儀(LDSR)。

20170926TA01P1 圖1 FoG 2D測量結構和實驗程序。HK和IL膜沉積在閘極結構之上,並在其他金屬閘極膜層沉積在其之上時被監測。每層膜層沉積之後都進行測量。

研究結果 圖2顯示採用FoG對7奈米晶圓組的製程條件的追蹤資料。在所有步驟中,HK的測量的動態精度都是~0.05Å,這小於晶圓均勻度差異的10%,在每個DOE對照組中,HK和IL的厚度都在晶圓上被追蹤測量。隨著HK的沉積時間變化,HK的厚度也發生變化。隨著沉積後退火溫度的變化,IL的厚度因透過前層擴散的氧氣量的變化而變化。

20170926TA01P2 圖2 針對2D鰭式閘極上的HK和IL膜的每片晶圓的DOE追蹤,採用POR標準化厚度。圖下方的表單顯示每個DOE具體實驗條件。

首先,由HK的厚度資料可以看到,對DOE對照組中的每片晶圓的所有後續製程步驟都進行了跟蹤測量。圖3顯示2D FoG、1D平面薄膜量測框,以及參照量測的資料。正如根據DOE的實驗條件所作出的預期,所有測量技術都顯示HK+和HK-對照組中HK的厚度變化,而HK厚度在POR,IL+和IL-對照組中維持在目標厚度。對於前兩個製程步驟,HK FoG和1D平面薄膜量測框測量都與參照量測資料對應良好,但在其後的步驟中參照量測的靈敏度明顯下降。

20170926TA01P3 圖3 FoG(2D量測框)、薄膜(1D量測框),以及參照量測技術所測量的HK厚度,包括每一片晶圓的所有後續步驟:HKIL dep/PDA、金屬閘極1沉積、金屬閘極2沉積和金屬閘極3沉積。參照量測資料僅針對前兩個過程步驟。

仔細觀察MG-2沉積後的HK厚度(圖3左下),可以更加詳細地比較2D FoG測量與1D薄膜測量。在圖4顯示這兩組厚度資料的分佈。HK 2D FoG測量資料的分佈更加集中,因此它的3倍標準差與MG-2和MG-3之後的1D平面薄膜量測框測量資料相比提升了2倍。這個3倍標準差提升得益於新的測量技術降低了測量雜訊。

20170926TA01P4 圖4 IL+/POR/IL-晶圓組,HK+晶圓組和HK-晶圓組在MG-2沉積後的HK厚度資料,及其3倍標準差的比較。

我們也採用了相似的方式評估IL厚度測量資料,將晶圓對照組資料按照測量步驟繪製在圖5中。對於HK沉積,退火和金屬閘極-1膜層沉積,1D薄膜和2D FoG的測量都顯示與我們預期和參考量測相符合的DOE有力追蹤。然而在這些製程之後,IL厚度測量的靈敏度降低,這是由整體堆疊厚度的增加,以及層間相關所帶來的訊號混雜而導致。如果在製程流程中的需要這些測試點的IL厚度讀數,則需要進一步的提高建模精準度。

20170926TA01P5 圖5 FoG(2D量測框)、薄膜(1D量測框),以及參照量測所測量的IL厚度,包括每片DOE晶圓上的一系列的製程步驟:HKIL dep/PDA、金屬閘極1沉積、金屬閘極2沉積和金屬閘極3沉積。參照量測僅針對前兩個過程步驟。

對於每個製程步驟,我們還比較了2D FoG測量的跨晶圓均勻性。HK和IL的結果分別如圖6和7所示。對於HK,膜層的變化隨流程步驟有明顯增加的趨勢,這個訊號也許可以被用來協助減少在產品線終端所看到的累積效應和前層退化。然而,對於IL來說,厚度測量的靈敏度下降導致我們不能斷定該膜層是否也有類似的趨勢。

20170926TA01P6 圖6 用於2D FoG測量的HK跨晶圓均勻度在隨後的高溫製程步驟之後顯示出新的趨勢。

20170926TA01P7 圖7 後續製程步驟的2D FoG測量的IL跨晶圓均勻性。不同於HK資料,我們沒有看到任何可以辨識的趨勢。

結論

隨著進入7奈米及以下的技術節點,我們需要持續推動衡量重要指標。設計複雜性的增加和更為嚴格的製程預算使得量測解決方案更加難以創建。此外,這些量測解決方案需要與元件電性能緊密相關,電性能的線上監測可以協助縮短檢測到偏移的平均時間,加速學習週期,以及落實APC系統以實現更嚴格的製程控制。量測解決方案還需要持續轉移重點,以便提供更多跨晶圓和晶粒內的監測。這樣,量測就可以成為提高單位產量的動力。

閘極薄膜技術的結果表明,能夠以亞Ångstrom的精度對元件結構上的薄膜進行測量。這些7奈米晶圓上的結果符合我們關於製程對照的假設,並且與參照量測匹配良好。與1D量測框上的傳統薄膜測量相比,FoG算法降低建模的複雜度,從而減低測量的雜訊並提升了跨晶圓3倍標準差。隨著測量雜訊的減低,我們可以看到晶圓上的HK薄膜在隨後的高溫製程中的變化,這個新訊號也許是控制電氣性能的關鍵指標。將來,我們可以在更複雜的3D目標上對FoG類型的測量進行評估,理想情況下也可以加以改進並測量靜態隨機存取記憶體(SRAM)類型的結構,這將針對實際的元件結構提供一個高產量的晶粒內的測量解決方案。