消除PWM DAC紋波：再談類比減法
作者 : Stephen Woodward，EDN特約作者
為了濾除和衰減PWM DAC輸出紋波，可將PWM訊號與其AC耦合的反相訊號進行被動求和，以便在不影響DC分量的情況下衰減掉不期望的AC紋波訊號分量...
曾幾何時(2017年)，我發表了一篇簡單的設計實例“Cancel PWM DAC ripple with analog subtraction”，介紹如何濾除和衰減PWM DAC輸出紋波——十多年來，我發現它非常有幫助。
其原理是將PWM訊號與其交流(AC)耦合的反相訊號進行被動求和，為的是在不影響直流(DC)分量的情況下將不期望的交流紋波訊號分量衰減掉(圖1)。
圖1：原始紋波減法拓撲。
然而，有關這個實例運作的一些細節，我並沒有在最初的短文中進行充份探討。接下來介紹了一些當時被省略的內容。
該電路的基本工作原理是將AC耦合(透過C2)的反相PWM紋波訊號電流與PWM訊號電流進行被動求和(透過R1和R2)，然後在DAC輸出電容器C1中對該總和進行積分。由此產生的紋波分量的部分抵消，可實現足夠的紋波衰減，同時所使用的濾波器時間常數也比採用單級RC濾波器所需的時間常數短得多。更快的響應過程和更短的穩定時間是報酬。
然而，這種電流模式方案有個缺點會限制其速度，即在PWM輸入工作週期發生階躍變化後，R1和R2電流符號會立即變反但振幅相等，因此其和一定暫時為零。因此，由於C1沒有電流積分，DAC輸出訊號無法開始對階躍進行響應，直到C2開始充電，使透過R2的電流減少，從而使R1和R2電流不相等，並為C1提供除零以外的值進行積分。這種不期望的空值間隔在圖2中表現為輸出波形上升沿中有明顯的時間延遲。
這種對DAC響應時間的限制似乎是電流模式求和拓撲所不可避免的缺點。雖然它仍然比單級RC濾波器快(很多)，但可能沒有它可以/應該的那麼快。
圖2：電流模式紋波減法響應有前沿延遲。
因此，我開始感到疑惑。如果首先計算紋波和PWM電壓而不是電流，然後相互減去，實現紋波抵消，會發生什麼情況？能否從最初的實例中榨取更多的性能，同時又不失去最初使它具有吸引力的簡單性呢？圖3的拓撲就是答案。
圖3：新型電壓模式紋波減法電路。
新電路的運行依賴於串聯的電容器C1 (用於產生PWM DC電壓分量)和C2(用於提供反相紋波分量)。電壓總和是串聯電容器連接所固有的，因此，與2017年的電路一樣，可以從DC輸出中減去AC紋波。事實證明，如果R1C1時間常數剛好等於2Tpwm，即PWM週期的兩倍——在本例，也即具有1MHz時脈的8位元PWM中僅為512µs——則紋波衰減足以滿足8位元解析度。更快的時脈當然可以實現更短的時間常數。
請注意，新濾波電路的總元件數與原來的完全相同：一個反相器(例如1/6 SN74HC04)、兩個電阻器和兩個電容器。
圖4顯示，與圖2的電流模式求和延遲不同，其階躍響應現在立即在T=0時開始，對於此Tpwm將在16個PWM週期≈4ms內實現8位元穩定。
圖4：電壓模式階躍響應無前沿延遲。
圖5比較了原始電流模式設計(約23Tpwm)與新電壓模式版本(約16Tpwm)的8位元階躍穩定時間。
圖5：電流模式(紅色)與電壓模式(綠色)響應的比較。
響應速度提高了44%(23/16)，似乎是值得的性能改進，特別是考慮到相關的電路複雜性和成本並未增加。
適用於原始電流模式拓撲的詳細說明(例如，利用更快的時脈速率、精密類比開關和電壓參考來提高精度、雜訊和準確度)，當然也直接適用於這個新的電壓模式版本。
(參考原文：Cancel PWM DAC ripple with analog subtraction—revisited，by Stephen Woodward)
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
