針對高壓應用優化寬能隙半導體元件
作者 : Saumitra Jagdale
《Power Electronics News》探討了在涉及高壓的應用中，優化寬能隙半導體使用的方法。
自從寬能隙材料被引入各種製造技術以來，通過使用MOSFET、晶閘管(Thyristor)等功率半導體元件，就已經可以實現高效率。為了優化可控制造技術，可以使用特定的導通電阻來控制系統中的大部分功率元件。對於功率MOSFET，導通電阻仍然是優化和摻雜其單元設計的關鍵參數。最大電導率的主要行業標準是材料技術中的特定導通電阻與擊穿電壓(Rsp與VBD)。
儘管SiC功率二極體和MOSFET已經有了一些進展，但此類元件的電導率優化仍然是一個重大阻礙。在任何測量標準中，電路及其輸出的精度都是一個重要方面。此外，還可能會出現其他的複雜情況，因為設備製造商不會在元件的資料表中說明關鍵的設計參數。
構建二極體參數和使用的提取方法
這是一項實驗，測試商業和分離式的4H-SiC JBS功率二極體，其額定值為600至1700V和1至25A。待測試的元件按照TO-220和TO-247行業標準進行封裝。為了限制空間電荷區的擴散超出穿通，為垂直JBS二極體的半單元電池開發了一個具有更高摻雜的緩衝層。
圖1：電場示意圖。 (來源：IEEE)
如圖1所示，已經說明了擊穿時的電場分佈示意圖。電場強度EPT在擊穿期間金屬-半導體介面所在的漂移區周圍的介面處。緩衝區和EC都存在，因為n型緩衝層限制了空間電荷區超出穿通。根據計算出的C-V特性，從漂移區和緩衝層中提取摻雜濃度。
計算出了歸一化零偏壓二極體電容Cj0N與歸一化總二極體面積的關係。此外，最小二乘法直線與資料點相匹配，這意味著600V二極體適合二極體區域的額定電流。
所進行的評估是在室溫下從22˚C到250˚C進行的，適用於從1至25A的廣泛額定電流範圍，以及600、1,200和1,700V三種不同額定電壓的二極體。
根據提取的漂移區摻雜濃度NDR和擊穿電壓VPT的值，關鍵二極體設計參數計算如下：
從以上公式可知，EC是雪崩擊穿的臨界電場強度，VBD是雪崩擊穿電壓。使用以下公式計算金屬-半導體結內置電位Vbi和零偏壓蕭特基二極體勢壘高度φB0IV：
A*=146A/cm2·K2的值是4H-SiC的有效理查森常數，NC=3×1015cm–3·(T)3/2顯示有效態密度在價帶中。
計算漂移區電阻
根據JBS二極體結構，可以使用以下公式計算淨漂移區電阻RDR：
如上式所示，涉及三個電阻：RB、RSUB和RC。這包括代表n型緩衝層、n+襯底和與襯底的陰極金屬歐姆接觸的電阻。這些電阻如下：
如上式所示，ρB是緩衝層的電阻率，當摻雜濃度已知時，可以很容易地計算出該電阻率。計算中使用襯底電阻率ρSUB=0.012Ω·cm和襯底厚度WSUB=377μm；對於陰極歐姆接觸，使用比接觸電阻ρC=2.5×10-5Ω·cm2。在這種情況下，即使ρC值發生輕微變化也會影響600V元件的結果。特定的漂移區電阻RDRS使用以下公式計算：
4H-SiC JBS二極體的VBD=600V襯底和陰極歐姆接觸電阻對總二極體導通電阻有很大影響。
對於VBD大於1,200V的二極體，導電性有進一步發展的機會，如果二極體額定值為雪崩擊穿電壓而不是穿通漏電流，則可以滿足這一要求。為了實現這一點，必須通過減少漂移層中的晶體缺陷來減少或完全消除緩衝層。
設計反向漏電流
蕭特基二極體中的反向漏電流IL包括兩個主要部分：
這裡，VR是施加的反向偏置電壓的大小，ISCH是經典的熱電子發射電流。
如分析所示，在較低值的反向偏置電壓測量中誤差是由測量設備的合規性引起的。當涉及到更高的值時，隧穿電流與實際測量值相比要高得多，因此表明在金屬和4H-SiC附近存在一個可行的介面介電層。
結論
使用基於物理學的靜態I-V和C-V測量進行了一項實驗，以對商用4H-SiC JBS功率二極體進行逆向工程。一旦進行了模擬，就可以瞭解商用4H-SiC JBS功率二極體的額定穿通漏電流。這些功率二極體在比半導體的臨界電場強度低得多的電場下工作。
除此之外，SiC功率二極體的結電容比矽功率二極體大得多。在額定值相同的情況下，有很大的機會提高這些功率元件的導通電導率。半導體行業已大力嘗試降低4H-SiC中的缺陷密度，但結果並不樂觀。未來必須對該主題進行研究，以提高寬能隙功率元件的長期可靠性。
本文刊登於EDN China網站
(參考原文：Optimizing Wide-Bandgap Semiconductor Devices for High-Voltage Applications，By Saumitra Jagdale)
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
