主動分流限壓器比齊納二極體更出色
作者 : Daniel Dufresne
我測試了各種二極體——齊納、矽PN接面、蕭特基等二極體和LED—都無法像分流穩壓電路那樣低漏電並能承載大電流或使用靈活...
在我最近的一項設計中，必須透過電路為某些耗散受限的裝置限制電壓。它必須將電壓限制在最大1.5V，具有對稱限制，能夠接受2A的電流，並且在1V時漏電流小於100µA。
這可以用兩個串聯的齊納二極體，陽極對陽極的方式來達到目的，但Vz=0.8V和2W耗散的齊納二極體在市場上找不到。
我在網路上搜尋各種可用的內容。在《EDN》的設計實例(Design Ideas)單元中，我找到了一個類似的電路，但它無法限制低於2.5V的電壓。另一個設計實例中，1.8V的最小電壓對我的應用來說又太高了，但是電流高達6A。而在一個參考文獻中使用單個元件將電壓限制在1.5V，但其電阻約為1Ω，結合我對2A的要求會產生過高的電壓。還有另一個電路取決於用MOSFET的特性來設置限制電壓，我的應用中並沒有這樣的選擇，因為我必須要測試選擇MOSFET才能找到可接受的限制電壓。
最後，我終於找到了一個完美的方案，其電壓範圍最大電流為8A，但關斷電流為200µA，這是我的限值的兩倍。總之，我必須設計一個電路來滿足我的需要。
圖1的電路具有所需的特性。它是一種改進的分流式穩壓器。在此應用中，要調節的電壓來自原理圖中的外部電源電池BT。
圖1：簡單的正分流電壓限制器的原理圖。
假設原理圖中的參考電壓Vref_in為1.5V，電路輸出端的電壓也為1.5V。由於U1的兩個輸入相同，運算放大器輸出為0V，MOSFET關閉，此時沒有電流流過它。如果外部電壓升高，運算放大器(OP)輸出將變得更負，並使Q1打開——這是一個P溝道MOSFET，用於源極跟隨器配置——就會使更多電流流過D1和Q1。當電路處於限制狀態時，輸出端的阻抗大約等於二極體電阻加上Q1的RDS(on)除以U1的開環電壓增益所得的總和。輸出阻抗在數百毫歐範圍內。電阻器R1是一個門限電阻器，用於消除MOSFET中振盪的風險。
當輸出電壓低於參考電壓時，U1輸出將上升為正，Q1將進入弱反相或次閾值區域。然後反饋回路打開，OP將飽和到它可以提供的最大正電壓。如果輸出端的電壓變為負值，則二極體D1會阻止流過Q1體二極體的任何反向電流。當輸出電壓低於限制電壓時，電路輸出中所流過的電流是D1反向漏電流和U1輸入偏置電流之和。
電阻器R2在出現負過壓時將對U1提供保護，並能通過C1通過將OP的反相輸入與輸出隔離來使迴路補償生效。C1的值取決於OP、MOSFET和佈局。
最大額定電流定義為使二極體和MOSFET兩端的總壓降等於參考電壓的電流。公式是：
其中，VREF是參考電壓(Vref_in)，Vf是額定電流下D1兩端的電壓降，RDS(on)是MOSFET最大漏源電阻，Imax是源極可提供的最大電流。如果施加的電流大於Imax，則輸出電壓會從設定限值線性上升。如果施加的電流過高，D1或Q1會超載或過熱，從而導致永久性故障。根據所使用的MOSFET，最大電流也可能受到OP最大輸出電壓的限制。
表1列出實際測量值。所有測量值都是在+15.5V的Vcc和15.5V的Vee下進行的，因為它們是目標儀器電源電壓。為了獲得良好的結果，在測量過程中應注意電壓表的連接位置，四線開爾文連接和穩定的參考電壓源是必須的。
表1：對圖1中的電路所進行的測量結果。
圖1中電路的電流與電壓曲線如圖2所示。該電路將電壓保持在1mV基準以內，而電流則將在3µA至3A之間變化。轉折點非常尖銳。
圖2：圖1中電路的電流與電壓關係，大電流，請注意方形轉折點。
圖3顯示了曲線的小電流部份，總電流範圍接近170dB。對於-14V和+1.5V之間的大部份範圍，電流低於100nA。可以看到，當電壓達到-14V時，電流增加。電流增加是因為電壓越來越接近該OP的常見電壓範圍限制。
圖3：圖1中電路的電流與電壓關係，小電流，顯示了接近共模範圍限制時電流增加。
該電路使用常用元件。應選擇二極體D1和MOSFET以承載全電流，並且總壓降要小於最大電流時的參考電壓。根據電流值，MOSFET可能需要散熱。我為D1使用了蕭特基二極體，但矽PN接面二極體也可以。由於U1的輸入偏置電流從輸出流出，所以我使用了JFET輸入OP，但任何低偏置電流OP都可以工作。
對於對稱應用，圖4的電路運行良好。它由圖1所示的正限幅器和並聯的互補負限幅器所組成。單個正參考電壓用於控制兩個電壓限制。負參考電壓由單位增益反相器U1生成。
圖4：對稱分流電壓限制器的原理圖。
靜態測量結果如表2所示，圖5是相應的圖表。圖5顯示了對稱電壓限制。
表2：對圖4中的電路所進行的測量結果。
圖5：圖4電路的曲線，限制電壓關於0V非常對稱。
由於當電路輸出電壓低於限值時OP處於飽和狀態，因此回應較慢。在圖6中，設置用於產生4V開路峰對峰值電壓的產生器提供了一個方波。發電機具有50Ω的輸出阻抗。示波器CH1為電路輸出電壓，CH2為輸出。OP需要花大約20µs才能將電壓從大約+15V向下擺動20V至-4V。
圖6：圖4中電路的波形顯示壓擺率是回應的主要限制。
圖7是一種不會使OP飽和的改進電路。主OPU2A和U2B現在是單位增益反相放大器。二極體D3和D4在飽和狀態下將OP輸出電壓限制為0.7V。OPU2A輸出現在只能從+0.7V轉換到-4V。由於輸入電阻R3將載入輸出，因此將它選擇為指定的最小可接受電阻200kΩ的兩倍。我手邊有一些499kΩ的1%的電阻，所以直接使用了。波形僅使用圖7中的正限幅器部份獲取，R3和R7具有200kΩ電阻。
圖7：對稱分流電壓限制器原理圖，最終OP在反相模式下運行。
圖8中示波器CH1為電路輸出電壓，CH2為U2A輸出。響應時間為5µs，比初始電路快約四倍。
圖8：圖7中電路的響應時間，有界電壓會產生更短的轉換時間。
表3和圖9概述了與第一個電路非常相似的靜態測量結果，除了低於VREF的電流處於微安範圍內。要具有不對稱限制，就需要移除逆變器級並使用兩個參考電壓源。
表3：對圖7中電路所進行的測量結果。
圖9：僅適用於圖7中電路正半部份的曲線，速度增加不會影響DC性能。
如果需要將電壓限制在低於700mV的值，則二極體中損失的電壓將使任何一個電路都幾乎不可能滿足該要求。但是，如果將P通道MOSFET漏極連接到負電壓源，則任何電壓限制都可能甚至為0V。同樣的方法可用於N通道MOSFET。圖10中的電路正是這樣實現的，其性能與上述電路相當。偏移電壓源，即原理圖中的電池B1，應該能夠提供所需的電流。
圖10：能夠在低於1V的電壓下工作的限壓器原理圖。
表4給出了使用150mV基準電壓和1.8V偏移電源的結果。圖11中繪製了高達1A大電流下的電流與電壓曲線。電路再次顯示出尖銳的轉折點、低漏電和恒定的限制電壓。相同的技術可用於圖7中的原理圖。為了將電壓值限制在大約1V以下，誤差預算計算應決定對OP失調電壓和偏置電流最大值的選擇。
表4：對圖10中電路所進行的測量結果。
圖11：圖10中電路的曲線。
該電路可作為教具，將限制電壓置零，並插入學生的測試電路中。想像一下將歐姆表的一個極性短路而將相反的極性開路會有怎樣的樂趣和困惑！
為了在大電流應用中獲得最佳效果，電壓限制器應安裝在電壓源和要保護的設備之間。
我測試了各種二極體——齊納二極體、矽PN接面二極體、蕭特基勢壘二極體和LED——它們都沒有像上述電路那樣具有如此尖銳的轉折點、低漏電並能承載同樣大的電流或在使用時一樣靈活。
透過簡單的修改，箝位電壓可以擴展到更高的值，但這是另一種設計理念了。
(參考原文：Active shunt voltage limiter outshines Zener，by Daniel Dufresne)
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
