物理察覺架構互聯IP如何改善系統單晶片設計？
作者 : Majeed Ahmad，EDN主編
在結構複雜的系統單晶片(SoC)內負責將各個矽智財(IP)單元連結起來的片上網路(Network-on-chip, NoC)技術，藉由物理察覺(Physically aware)架構，現在已提升到下一個層級。
目前來說，IC設計者是運用手動的工作流程，流程包括多次反覆修改流水線的內容，以及為限制NoC占用面積、線路佈局長度及路徑上所致力的創新，使其可用於讓SoC達到所設定在功率、效能及面積(PPA)的目標。現在物理察覺架構的互聯IP，能藉由減少反覆修改，縮短繁瑣的手動流程。
據專注於開發NoC IP解決方案的Arteris產品行銷副總Andy Nightingale的說法，這個突破加速了對所需空間的探索，並得以在半導體前段開發實現更好的NoC拓樸，同時加速後段開發的時序收斂(timing closure)。
Arteris推出的新一代互聯IP FlexNoC 5，是第一個以物理察覺架構設計的產品，目的是為讓SoC架構的團隊、邏輯工程師及系統整合者，能集結物理限制的管理，藉由使佈局團隊減少反覆修改的動作，比手動優化更快速實現物理層面上的收斂。
土耳其IC設計公司Sondrel的執行長Graham Curren指出，物理限制對他們而言向來是重要的議題，在16奈米(nm)以下的製程更是如此。有鑑於此，Curren透露他們採用了FlexNoC 5在客製化SoC的專案，使負責暫存器傳輸層(Register-Transfer Level)的團隊能確保架構符合物理限制，在電路板空間和路徑上都提供更好的起手式。
Arteris董事長暨執行長Charles Janac補充說，在沒有物理察覺架構的情況下，IC設計者可能會因SoC架構上很難或甚至根本沒辦法做空間運用和電路規劃而停下腳步，「這會導致開發方向一改再改，專案進程延遲及額外的成本，尤其在16nm以下的製程會更常發生。」
Arteris宣稱FlexNoC 5讓後段在物理層面相關的設計及收斂所需的時間和努力，得以加快至少五倍。針對物理融合及佈局執行，Arteris亦有因應需求優化的NoC IP。另，FlexNoC 5也提供Arm AMBA 5協議及IEEE 1685 IP-XACT的支援，包括與Arteris Magillem的連結流承，用以整合NoC與不同SoC IP。
編譯：Ryan Tsai
(參考原文：How physically aware interconnect IP bolsters SoC design, by Majeed Ahmad)
加入LINE@，最新消息一手掌握！
