如何為20Vpp訊號組合低通濾波器和ADC驅動器

作者 : Frances De La Rama & Philip Karantzalis,ADI

20Vpp LPF驅動器一般用於工業、科技和醫療(ISM)設備中,該設備必須使用具有更低滿量程輸入的高速ADC對傳統的20V p-p訊號範圍進行數位化處理...

問題:為何要組合使用低通濾波器(LPF)和類比數位轉換器(ADC)驅動器?

答案:為了縮減類比訊號鏈的尺寸,降低其成本,並提供ADC抗混疊保護—— ADC採樣頻率周圍頻段中的ADC輸入訊號不受數位濾波器保護,必須由類比低通濾波器(LPF)進行衰減。20Vpp LPF驅動器一般用於工業、科技和醫療(ISM)設備中,該設備必須使用具有更低滿量程輸入的高速ADC對傳統的20Vpp訊號範圍進行數位化處理。

透過驅動ADC實現最佳化的混合訊號性能,這是一大設計挑戰。1所示為標準的驅動器ADC電路。在ADC採集期間,採樣電容將反沖RC濾波器中指數衰減的電壓和電流。混合訊號ADC驅動器電路的最佳性能受到多個變數影響。驅動器的建立時間、RC濾波器的時間常數、驅動阻抗,以及ADC採樣電容的反沖電流在採樣時間內相互作用,導致產生採樣誤差。採樣誤差隨著ADC位元數、輸入頻率和採樣頻率的增大而增大。

 

Figure 1. A standard ADC driver and RC filter.圖1:標準ADC驅動器和RC濾波器。

標準ADC驅動器具有大量實驗數據樣本,可用於可靠的設計流程。但缺乏實驗數據來引導進行驅動ADC的低通濾波器設計。本文介紹整合類比低通濾波、訊號壓縮和ADC驅動器的LPF驅動器電路(參見2)。

1列出了2所示電路的性能變數。下方的實驗室數據和分析目的在引導說明,提供2所示的電路的時間和頻率響應限值。

 

Figure 2. An LPF driver and ADC circuit.

圖2:LPF驅動器和ADC電路。

 1:圖2所示電路的性能變數。

實驗室數據和分析

訊號雜訊(SNR)和總諧波失真(THD)是衡量系統動態性能的兩個重要參數。能否實現最佳性能,取決於ADC和訊號處理級的組合,在本文中,後者包括三階低通濾波器和單端至差分轉換器。2所示的LPF驅動器電路的–3dB頻寬和建立時間會有所不同,有關SNR和THD的測量值,請參見25。本文將會探討受測變數和這些變數對系統性能的影響。

低通濾波器–3dB頻寬

比較訊號頻寬為1MHz與2MHz和0.5MHz時系統的性能。當–3dB點分別為558kHz、1MHz、和2.3MHz,其性能如2所示。將截止頻率降低至558kHz,LPF雜訊頻寬隨之降低,但SNR提高。將截止頻率增大至1MHz或2.3MHz,LPF驅動器建立時間縮短,THD降低。

表2:R = 750Ω時三種截止頻率對應的LPF驅動器性能。

更改2所示的R或C可以更改截止頻率。使用C電容來設定截止頻率時,LPF驅動器THD更低;R電阻值降低,有助於略微改善SNR;如3所示。

3R = 412 Ω時三種截止頻率對應的LPF驅動器性能。

設定RQ電阻(圖2)

LPF的RQ電阻可設定時間回應。RQ越高,過沖越大,建立時間越長。RQ越低,過沖越小,建立時間越短。3顯示使用150Ω和75Ω RQ電阻時對應的LPF瞬態響應。我們測試了使用不同的RQ時LPF驅動器的性能,測試結果如4所示。

Figure 3. Overshoot and settling time for different RQ values.圖3:不同的RQ值對應的過沖和建立時間。

4:不同的RQ值對應的LPF驅動器性能。

根據實際測量得出的資料,使用75Ω和150Ω RQ對SNR和THD性能沒有明顯影響,只是影響過沖和建立時間的一個因素。

ADC採樣速率

5中的數據顯示,如果使用LTC2387-18,在10MSPS時系統的THD性能低於15MSPS時(在10MSPS時,2中的RC驅動器電容C3和C4的值為180pF)。

5:採樣速率為10MSPS15MSPS時的LPF驅動器性能。

RC濾波器

驅動器和ADC之間的RC濾波器用於限制頻寬,確保實現寬頻寬低雜訊,且實現更優的訊號雜訊。RC數值決定–3 dB截止頻率。降低R有時可能導致響鈴振盪和不穩定。增大R會增大採樣誤差。使用更低的C值,會導致更高的電荷反沖,但充電時間更快。使用更高的C值,可以降低電荷反沖,但充電時間會變慢。此外,設定RC值是確保在給定的採樣時間內獲取穩定樣本的關鍵。使用產品手冊的推薦值和 精密ADC驅動器工具 提供的建議值會是一個非常不錯的起點。

精密ADC驅動器工具為一款綜合工具,可協助預測在驅動器和ADC之間使用不同的RC值系統的性能。可使用此款工具檢查的參數包括電荷反沖、採樣誤差和採樣時間。

使用25Ω和180pF RC實現更低的–3dB截止頻率時,輸入訊號建立時間和電荷反沖會受到影響。要實現更低的–3dB截止頻率,並確保輸入訊號在採集時間內正確建立,我們可能需要使用更低的採樣速率。根據 LTC2387-18產品手冊,採樣時間通常是週期時間減去39ns。在15MSPS使用LTC2387-18時,採樣時間為27.67ns,在10MSPS使用此元件時,採樣時間為61ns。

借助精密ADC驅動器工具,圖4a4c匯總列出了使用不同的RC值時對應的反沖差值和RC時間常數(Tau),以及採樣速率為10 MSPS和15 MSPS時的採樣時間。圖4a顯示LTC2387-18在15 MSPS採樣速率下,使用推薦RC值(25 Ω和82 pF)時的建立回應。圖4b顯示在C為180 pF時,得出的RC時間常數更高,這導致在15 MSPS採樣速率、27.6 ns採樣時間內輸入訊號無法建立。圖4c使用與圖4b相同的RC值(25 Ω和180 pF),但在使用10 MSPS採樣速率、採樣時間增加至61 ns之後,訊號能夠建立。

Figure 4. Charge kickback, RC_Tau, acquisition time for different sampling rates: (a) 15 MSPS sampling rate and using recommended RC values for LTC2387-18 (25 Ω and 82 pF), (b) 15 MSPS sampling rate and using recommended RC values for LTC2386-18 (25 Ω and 180 pF), and (c) 10 MSPS sampling rate using recommended RC values for LTC2386-18 (25 Ω and 180 pF).

4:使用不同採樣速率時的電荷反沖、RC_Tau、採樣時間:(a) 15MSPS採樣速率,LTC2387-18使用建議的RC(25Ω82pF)(b) 15MSPS採樣速率,LTC2386-18使用建議的RC(25 Ω180pF)(c) 10MSPS採樣速率,LTC2386-18使用建議的RC(25 Ω180pF)

LPF驅動器電阻選擇

可透過更改R或C來實現LPF驅動器的–3dB截止頻率。電阻雜訊是系統總雜訊的組成部分。根據雜訊計算公式,從理論上來說,降低電阻值可以降低電阻雜訊。為了進行驗證,我們嘗試了兩個不同的電阻值作為LPF驅動器R,分別是750Ω和412Ω。從理論來說,R更低時得出的SNR應該更佳,但從實際獲得的數據來看,如23所示,SNR並無很大改善,相反,這會對THD性能產生更大影響。

LPF電阻(1中的R)越低,放大器所需的電流越大。使用更低的電阻值時,運算放大器的輸出電流高於最大線性驅動電流。

放大器驅動器選擇

在選擇要使用的ADC驅動器時,實現元件最佳性能所對應的規格非常重要。我們使用兩個ADC驅動器來收集數據,分別是 ADA4899-1 和 LTC6228。這些ADC驅動器非常適合用於驅動LTC2387-18,後者用於進行實驗室測量。在選擇ADC驅動器時考慮的一些規格包括頻寬、電壓雜訊、諧波失真和電流驅動能力。根據已完成的測試,從THD和SNR這兩個方面來看,ADA4899-1和LTC6228的性能差異可以忽略。

LPF設計和應用指南

5顯示LPF電路。5個相同電阻(R1至R5)、1個用於調節LPF時間回應的電阻(RQ)、2個相同的接地電容(C1和C2),以及1個數值為接地電容1/10的回饋電容(C3),這些元件構成了LPF被動元件(1%電阻和±5%電容)。

Figure 5. The LPF circuit.

圖5:LPF電路。

簡單的LPF設計流程(註1)

R1至R5 = R,C1和C2 = C。
要儘量降低失真,電阻R1至R5的值必須在600Ω至750Ω範圍內。
  • 設定R = 750Ω
  • C = 1.5E9/f3dB(最接近標準的5%電容pF),f3dB為LPF –3dB頻率(註2)
  • 例如:如果f3 dB為1 MHz,那麼C = (1.5E9)/(1E6) = 1500 pF
  • C3 = C/10
  • RQ = R/5或R/10(註3和4)
1簡單的濾波器設計只需要一個計算器,無需使用非線性s域公式。
2:如果R = 619Ω,那麼C = 1.8E9/f3 dB,f3dB為LPF –3dB頻率。
3:RQ = R/5,用於實現最大阻帶衰減,RQ = R/10,用於實現低過沖和快速建立時間。

採用RQ/5和RQ/10時,在10× f–3dB時,阻帶衰減分別為–70dB和–62dB。
4:如果RQ = R/10,–3dB頻率比RQ = R/5時低7%,也就是說,R1至R5等於RQ/5時R的0.93。
5:LPF驅動器差分輸出至ADC輸入的PCB線路距離為1''或更低。
6:LPF運算放大器的VCC和VEE分別為6V和–1V,輸出線性電壓擺幅為0 V至4.098 V。

結論

根據25的SNR和THD數據,我們可以瞭解2所示電路的性能。透過增大電容來降低LPF頻寬,這會增大SNR (降低LPF雜訊頻寬)。LPF頻寬越低,失真程度越高(因為LPF建立時間比實現最低採樣誤差所需的時間長)。此外,如果LPF電阻值太低,THD會隨之降低,因為LPF運算放大器需要驅動回饋電阻和反相運算放大器輸入電阻(運算放大器輸出電流更高時,失真程度降低)。

LTC2387-18 ADC採用10 MSPS採樣頻率時,LPF通帶必須為1 MHz或高於1 MHz以盡可能降低THD。將LPF設定為1 MHz,是對SNR、THD和足量ADC混疊抑制的任意妥協。

本文作者:
Frances De La Rama,ADI資深應用工程師
Philip Karantzalis,產品應用工程師

主要顧問:
Guy Hoover和Clarence Mayott,混合訊號部門的資深應用工程師
Anne Mahaffey,精密ADC驅動器工具設計師

活動簡介
TAIPEI AMPA & Autotronics Taipei X Tech Taipei 2023「智慧領航車聯網技術論壇」邀請來自產業的代表業者與專家齊聚一堂,透過專題演講、現場應用展示以及互動論壇,深人交流智慧交通與車聯網的融合應用,基礎設施以及安全測試與標準化等主題,帶來一系列迎接車聯網時代必須掌握的最新技術與市場趨勢,協助工程師進一步探索充滿無限可能的智慧移動大未來。
贊助廠商

加入LINE@,最新消息一手掌握!

發表評論