PCIe 6.0介面子系統擁抱PCIe新時代

作者 : Franklin Zhao

因應AI/ML和資料密集型工作負載的快速發展帶動對於更高效能資料中心的要求,Rambus PCIe 6.0介面子系統透過其先進的延遲、功耗、面積和安全性,支援下一代資料中心對性能的要求...

隨著時間的推移,PCIe取得了巨大的發展。從PCIe 1.0推出到現在的PCIe 6.0時代,其資料傳輸速率不斷上升。特別是從PCIe 4.0、5.0到6.0,其資料傳輸速率增加幅度非常顯著。分析其背後的原因,主要是資料爆炸式的成長,而這一成長又主要來源於人工智慧(AI)以及機器學習(ML)所驅動的一系列應用。

不難發現,每次PCIe推出一個全新版本,其資料傳輸速率都比上一代倍增。比如PCIe 6.0和上一代的5.0,也就是64GT/s對32GT/s的雙倍提升。

PCIe 6.0的新特性

為了進一步滿足PCIe 6.0達到64GT/s資料傳輸速率的需求,它的架構必須要重新最佳化和調整。同時,在整個電路和電路傳輸機制的配比上也存在著巨大的差異。這當中有一個最大的變化,就是從NRZ (不歸零編碼)到PAM4 (四電平脈衝幅度調變)的轉變。NRZ和PAM4有著非常明顯的區別。在NRZ的制式下採用的是雙電平模式,但是在PAM4則是升級到了四電平模式,而且它的傳送速率達到了兩個位元時脈週期,從PAM4的眼圖上也可以看到它有三個開眼。

 

由於採用了全新的PAM4信令,這也帶來了PCIe 6.0時代兩大非常重要的改變。

第一個改變是採用前向糾錯,這就必須採用固定大小資料封包(FLIT)作為支持。在此之前的PCIe版本中,則可以支援不同大小的資料封包。

第二個改變是在PCIe 6.0當中採用了L0p模式。L0p模式的採納可以讓PCIe 6.0實現動態通道分配,從而更好地達到產品設備的節能。儘管在PCIe各代版本中都有一些選項可以將不使用的通道關閉,但是L0p模式可以更好地支援動態分配,從而更好地實現節能。

PCIe 6.0介面子系統

針對上述變化,Rambus最近推出了PCIe 6.0介面子系統。在Rambus PCIe 6.0介面子系統發佈暨媒體溝通會上,Rambus策略行銷副總裁Matt Jones介紹,「該新品主要針對高性能運算領域的具體應用,包括人工智慧的SoC晶片。最新發佈的PCIe 6.0有著非常重要的全新提升,包括資料傳輸速率可以達到64GT/s,同時支援全新的物理介面以及CXL 3.0。」

Rambus策略行銷副總裁Matt Jones

據介紹,2022年年初,PCIe 6.0的規範和標準正式提出,在此基礎之上,Rambus也推出了自己的控制器產品,如今並進一步擴展其PCIe 6.0產品線,也即全整合的PCIe 6.0介面子系統,包括控制器以及PHY在內。

支援CXL 3.0 (PHY)

最新發佈的PCIe 6.0 PHY支援CXL 3.0,其資料傳輸速率可達到64GT/s。同時,由於採用了PHY和控制器的全整合,其可以進一步降低延遲,更好地降低功耗,以及最佳化具體產品和晶片的佔用面積。ASIC整合商,包括供應商,也無需額外的驗證就可以直接將Rambus的產品應用在其產品設計中,透過這種方式就無需再去做額外的工作。

Rambus PCIe 6.0介面子系統也搭載了最先進的IDE安全引擎,也即在其控制器中已實現了支持。隨著資料傳輸速率越來越快,特別是在分散式運算場景之下進行資料的傳輸,也即在PCIe 6.0的環境之下,IDE的安全引擎可以確保資料傳輸的安全性。

最後,最新一代的PCIe 6.0產品,也對Rambus現有的非常成功的PCIe產品系列進行了補充,該系列已經有400多個成功的PCIe出樣。

Jones並介紹Rambus支援CXL 3.0的PHY。Jones說:「其實CXL 3.0最新的規範也是在2022年8月剛剛發佈的。從它發佈至今,我們已經發現了一些早期的應用和未來的開發意向。作為CXL 3.0和PCIe 6.0,可以達到64GT/s的情況下,這兩者之間也有著非常好的協同作用。我們可以協助客戶提供更加靈活的解決方案,除此之外,因為我們的PHY是可以同時支援PCIe 6.0和CXL 3.0,這也帶來了更大程度上的優勢。」

因此,作為PCIe 6.0子系統重要組成的PHY,將全面支援CXL 3.0版本下全部特性和相關功能。同時,也更能支援快閃記憶體一致性,從而更好地推動資料中心的長期應用和發展。

資料中心應用示例

Rambus並介紹在資料中心的PCIe 6.0介面子系統應用案例。

在這三個例子中,每個示例都有一個儲存主機匯流排配接器、一個智慧網卡和一個AI加速器或GPU卡。可以看到,PCIe PHY和控制器的組合提供了一個成熟的介面,可以從伺服器主機板上的PCIe插槽和物理介面連接到控制器晶片上。這三個例子都保證了PCIe或CXL介面是經過矽驗證的,並且不會增加設計複雜性。

更重要的是,PCIe 6.0的子系統也支援高性能記憶體,包括HBM、GDDR記憶體PHY和控制器,以及先進的安全解決方案,從而為系統設計人員提供全套IP。

PCIe 6.0解決方案可以同時支援三大非常關鍵的目標市場以及終端市場,分別是儲存、智慧網卡,以及加速器市場。

總結

總的來講,因為PCIe 6.0能夠提供高頻寬、低功耗以及低延遲互連,所以是資料中心以及很多其他資料應用的非常理想的解決方案。

可以看到,PCIe的應用場景越來越豐富,不管是晶片到晶片,還是網卡到網卡的連接。因此,Rambus推出的PCIe 6.0相關產品有著非常廣泛的市場需求,不管是資料中心,還是在IoT、汽車以及一些政府相關應用。

過去一段時間,資料量呈指數級的成長是加速新一代標準開發和推出的重要驅動力。目前為止,針對64GT/s PCIe 6.0的標準已經完成了制訂。Rambus推出整合控制器和PHY的PCIe 6.0記憶體介面子系統,主要就是針對SoC以及ASIC的開發者。Jones總結道,「憑藉業界領先的性能和來自Rambus的安全整合解決方案,我們正透過創新真正使資料變得更快、更安全。」

本文原刊登於EDN China網站

活動簡介
未來寬能隙半導體元件會在哪些應用成為主流?元件供應商又會開發出哪些新的應用寬能隙元件的電路架構,以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率?TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。
贊助廠商

加入LINE@,最新消息一手掌握!

發表評論