25kW SiC直流快充設計指南(III)：PFC模擬

作者 : Karol Rendek, Stefan Kosterec，onsemi

本系列文章的第三部份將更深入瞭解25kW SiC快充設計，著重於AC-DC轉換部份的模擬，以及在之前被稱為「三相主動整流」部份，簡稱PFC...

本系列的前幾篇文章介紹電動車(EV)快充系統的基本要求，概述系統開發過程中的關鍵階段以及認識參與設計25kW SiC直流(DC)快充系統的工程師團隊。現在，讓我們更深入瞭解25kW SiC快充設計。在第一、第二部份中聊到所選擇的規格、拓撲和市場背景，第三部份將著重於AC-DC轉換部份的模擬，以及在之前被稱為「三相主動整流」部份，簡稱PFC。

如第一部份中提到，電源模擬有助於在設計和建構硬體系統之前驗證假設，發現在元件選型、PCB layout、甚至後期測試中可能存在的問題。例如，模擬有助於測試有關電壓、電流、開關頻率、損耗、散熱和控制演算法的工作。

除了驗證，模擬的結果還有助於解決設計過程中其它重要的步驟，如被動元件的選擇。一套有效的模擬流程能夠減少產品開發週期的除錯以及硬體損耗，加快整個過程。

模擬之前的準備工作

在模擬開始之前，事前準備也是十分重要的。下面列出幾項重要準備工作，以及對應的處理方式。

模擬的目標

事前想好模擬目標是非常重要的。目標會影響建立模擬模型的細節。在這個項目中，PFC的電源模擬幫助設計團隊解決了以下幾個問題：

• 在硬體設計前進行PFC的功能驗證
• 確認工作節點時的DC輸出電壓、電流、功率，應當滿足其它系統要求。
• 確認以70kHz開關頻率下的效率值可以達標
• 預估功耗
• 確認閘極驅動器的閘極電阻值(Demo的起始值)
• 確認PFC電感的參數(可發給電感供應商，加速供貨週期)
• 基於電流紋波(臨界值)、ESR、容值和電壓，確認電解電容參數

電源模擬模型和軟體

模擬模型是整個過程中的關鍵。模型再現電路中每個元件的功能和參數。模型中的每個元件，如開關管、二極體、閘極驅動器以及被動元件，都可以用不同程度的參數增加細節。當然也存在難以建模的元件。一套複雜的模型運行起來會更加耗時，較簡單的模型能夠在許多不同系統條件下進行模擬，從而對應不同問題。

本次系統的開發捷徑是簡化模型，從而加速模擬和設計過程。當然，模型的準確程度是非常關鍵的，會大大影響到結果。我們對不影響功能和電氣參數的元件模型進行了簡化處理，而對關鍵元件進行了更加精準的建模。

模擬軟體

電源模擬常常以現有的SPICE模型為基礎，在這個專案中，我們使用了SIMetrix，混合模式的模擬軟體，為快速收斂提供強大的模擬功能。

輸入參數

模擬的最後一個基本要素是評估那些特定元件和參數。這樣的模擬能夠協助提供滿足系統要求的參數的最佳組合。本次設計中最重要的元件包括：

• PFC電感—該參數應當儘早地根據應用的要求，輸入電壓，功率和電流確定。其次應該考慮它的尺寸和性價比。設計團隊計算並估計感值應該在幾十μH以內。
• 輸出電容—其選擇基於迴路電流和紋波電壓，由於DC母線的電壓較高 (約1000V)，所以我們需要幾個串聯的電解電容來對應高母線電壓。
• 開關頻率—其值是由給定的電感值和電網要求預先確定的。如第二部份提到的，70Hz是同時能滿足效率和EMI要求的方案。

這些透過各種方法確認參數的初始值會透過模擬進行驗證。用於確定初始值的方法包括：標準容感設計計算、借鑒現有設計、科學文獻和過往經驗。利用深入分析這些方法，可以對參數進行有根據的猜測。

模擬設置

在這個部份中，我們將介紹為本次設計建立的模擬模型 (次模型)，並重點解釋模型特點以及被忽略的內容。此外，還有針對不是基礎或必要的模型所採取的措施。最後是一份總結表。

圖1顯示在SIMetrix中的模擬模型，包括功率部份 (上) 和PWM部份 (下)。PWM調變迴路基於一個典型的空間向量脈寬調變演算法(SVPWM)，能夠簡化控制迴路並使其透過PI調節器定址。使用測量出的主相電壓作為控制器輸入來簡化模型，而在實際的硬體系統裡，必須在數位域中使用鎖相環來測量暫態電源參考電壓。

圖1：PFC部份的SIMetrix模型。

母線和母線網路模型

電源模型由3條可配置的母線組成，能產生相位差為120°的50/60Hz正弦曲線。初始相位可以更改，對於驗證輸入的突波電流保護迴路很有幫助。為了方便考慮，大部份模擬模型中的負載都為阻性負載。

作為模擬的一部份，我們需要基本的、針對輸入濾波的差模傳導干擾 (CE)驗證，可以在電源和濾波器之間插入人工電源網路 (AMN) 或阻抗穩定網路(LISN，根據CISPR22)。電網的模型也包括了影響控制的交流電網阻抗，因此加入模擬可以提高模擬的準確度。

輸入濾波

輸入濾波是變換器的第一個部份，這次模擬不會做任何輸入濾波模型的設計，所以採用一個簡化的模型 (圖2) 。如第二部份所提到的，那是一個現成的模型。

在這次的模擬中加入濾波元件帶來了兩個好處。第一，濾波器的輸出阻抗是PFC控制迴路的一部份，沒有它我們很難得到一個可靠的PFC 迴路。在設計階段，不考慮EMI濾波終究會給你的產品帶來麻煩。

第二，為了得到一個更精確的效率和熱管理的模擬，我們也將濾波器的功率損失加入模擬。再次強調本次模擬的其中一個目標是為了驗證我們的控制方案，以及會對最終產品性能有影響的元件。

圖2：輸入濾波迴路模型。

突波電流保護

突波電流保護是EV充電系統中關鍵的一環，也必須為這一環做好模擬。該模型的實現並不複雜，典型的三相系統，其中兩相由電阻和繼電器並聯構成，如圖3。由於系統並不涉及到中性線，所以不必在第三相上增加電阻。(圖1中的電阻R代表了連接產生的等效電阻。)

圖3：突波電流保護模型。

一般來說，突波電流的模擬能夠驗證由電阻產生的最大能量耗散，從而幫助選擇正確的元件。

PFC電感模型

SPICE模擬軟體能提供自帶的電感模型，但較為簡單且無法體現功率系統中電感的重要特性，如自飽和和自諧振效應。圖4中建立的模型包含了這一些重要部份。電感飽和效應參考查閱資料表，提供了相對磁感率(μ_r)和磁場強度(H)的關係。繞組損耗由一顆串聯電阻體現。圖4說明更多有關這些元素在模型中的細節。

圖4：帶飽和和自諧振效應的電感模型。飽和效應(感值隨著不同工作電流變化)的建模是根據查閱資料表和磁性設計標準公式：(1) L = μ₀ μ_r ( A_e/L_e) N²，(2) H = (N × I)/L_e ，(3) 查閱資料表μ_r = f(H)，(4) V_L = L × dI/dt，B1為電感電壓。L和dI/dt分別由 (1)號公式和 (4)號公式根據測試電感L1 (1H)推導得到。F1是一個電流驅動的電流源，1：1匝數比，輸出等於電感模型測量值。因為L1 = 1H，所以dI/dt = V (dI_dt-REF) 。F1對電感模型沒有任何影響，僅在計算每個點的VL、PFC的系統中，用於推導dI/dt。L (B1、F1和L1)、Cp和Rp模擬了電感的自諧振特性。

功率部份模型

功率部份是整個功率變換的重點，也是模擬模型的關鍵。它包含了3個半橋SiC模組和閘極驅動。驅動系統對整體性能的影響相當顯著(對基於SiC的系統影響更大)，所以我們強烈建議將其加入整體模擬，哪怕只囊括部份。然而目前的問題是已有的閘極驅動器的模型為了適應更多常見往往設計得較為複雜。一般而言，對系統級的類比，或者說對本次項目的模擬，一個簡化的驅動模型就已經足夠了。

儘管驅動的參數表裡不會詳細的體現I-V關係，但我們可以透過使用特定幾個點對應的驅動輸出參數(最大輸出/吸收電流)和上升下降時間來得到一個輸出特性的近似值，從而提高了模擬的精確性和一個可接受的計算時間。我們使用這種方法來模擬閘極驅動器NCD57000(圖5)。

圖5：A相的功率部份模型。

功率模組

為功率模組中的SiC MOSFET建模，顯而易見地是整體模擬的關鍵步驟。如同閘極驅動器，也有具有相當詳細的SiC MOSFET的模型存在，這些通常用於設備特性描述和提取任何工作條件下的設備參數。這些模型擴展了資料表中往往在特點工作點下所展示的信息。

然而，在此模擬模型中需要6個不同的開關元件，而這些模型會讓模擬變得相當緩慢。趨同問題也經常出現。所以在這種情況下，可以採用一種實用的方法：創建一個簡化且包含對整體系統有巨大影響的主要元素和特性的模型 (圖6)。

圖6：簡化後的MOSFET模型。

上圖的模型能夠體現以下幾個SiC MOSFET的關鍵參數：3個主要的寄生電容，R_DS(ON)和體二極體的壓降V_F。這些不是單個數值，而是不同工作情況下的特徵曲線。

需要注意的是寄生電容的參數隨著VDS的變化而變化。VDS的特性表往往會在產品手冊中提供，但需要一些推導計算。我們用下方程來計算模型數值，3個寄生參數分別以CISS，COSS和CRSS表示。
Cgd = CRSS
Cgs = CISS – CRSS
Cds = COSS – CRSS

圖7表示本次專案中使用的模擬模型，容值的非線性曲線基於參數對照表。

圖7：Cgd的模型。Cgs和Cds的模型相同，但容值不同。

SIC MOSFET的R_DS(ON)很大程度上取決於閘極電壓V_GS，其特性包含於“B rds”的模型中。雖然V_GS對R_DS(ON)的影響很大，但它也會一定程度上隨暫態I_D和V_DS變化，不過在本次模擬中，不考慮這個特性帶來的影響。

體二極體的V_F-電流特性可以簡單地建立一個電壓電流查閱資料表來建模。流過二極體的電流和體二極體地壓降V_F有關。體二極體的V_F特性也許並不是對所有的應用都有用，但在三相PFC中，體二極體在整流電路中是相當重要的，而且其V_F-電流特性會顯著地影響開關死區的設置，所以在整個系統中非常重要。二極體的反向恢復特性在本次模擬中不被考慮。

需要強調的是基本的SiC MOSFET模型不包括PIN腳產生的寄生電感和電阻。所以添加一個內置的電阻能夠更好地再現開關特性(dV/dt)，從而選擇或優化閘極電阻。其次，為了準確再現工作期間的電壓尖峰，強烈建議對寄生電感進行建模，但對系統級別的驗證來說沒有那麼關鍵，而且我們可以在實際操作的時候透過調整閘極電阻來優化開關特性。

表1總結了模擬模型的內容以及每個部份模擬的輸出。最終實際結果應當滿足模擬結果，並且能解決我們預想的設計問題。

模擬項目

PFC模擬中的部份

模擬模型的體現

母線

一顆等效電阻

模擬中被簡化了。不用過度調整濾波器，
但需要考慮其在功率設計中的影響(損耗)，
所以採用了一個現成的模型。

PLOSS，R_INRUSH (阻性的)
輸出阻抗會影響PFC控制環路穩定性。

IPHASE,PEAK/IPHASE,RMS都應符合要求。
電阻元件的選擇(PLOSS,MAX and IPEAK)。

IPHASE,PEAK和VPHASE,PEAK。
PFC部份的功能驗證。
確認控制環路對電流電壓信號處理的穩定性和要求。

非常重要，影響最終性能(尤其是驅動SiC元件時)。
由原始的驅動模型簡化而來----僅包含其輸出特性
(參考規格書中輸出/吸收能力和上升/下降時間)

dV/dt和V-I曲線。
再現SiC MOSFET的開關特性。

表1：模擬模型總結：模擬包含的部份以及在模擬模型中的體現。

模擬的結果

在完成了建立模擬模型這項費時費力的任務後，我們快進到有意思的部份——使用並評估結論。

為了解決問題，針對基於圖2總結的變數進行一系列的模擬。以下內容中將展示得到的結果，針對這些結果的觀察以及基於這些結果的設計決策。以下表3總結所有這些解釋和說明。

LPFC: 245μH，6.6mΩ
COUT: 4×470μF，91mΩ，450V (電解電容)
串/並聯~900V
LPFC: 180μH，11.3mΩ
COUT: 130μF，1.3mΩ，900V (薄膜電容)
LPFC: 130μH，10mΩ
COUT: 130μF，1.3mΩ，900V (薄膜電容)

VOUT

POUT

驅動

FS

調製

死區，脈衝寬度

突入電流

PFC部份的效率

系統效率對整體模擬的結果相當關鍵。圖8、圖9和圖10體現了效率值和相關的損耗。如我們預想的，更高的輸入電壓會帶來更高的整體效率，因為I_PHASE降低(圖8)。

對於不同電感帶來的結果，可以看到更高的感值可能會帶來更高的效率。然而，有許多其它的元件會影響結果。它展示了模擬帶來的好處，因為效率計算和不同工作節點時元件考量是非常繁瑣的。圖10提供繞組損耗的細節；不同感值帶來的繞組損耗差異比系統損耗差異小。

圖8：PFC部份的效率和輸入電壓值、感值和輸出容值的關係。

圖9：PFC部份的損耗和輸入電壓值、感值和輸出容值的關係。

圖10：PFC部份的電感損耗和輸入電壓值、感值和輸出容值的關係。

有關功率模組的損耗，模擬帶來了有趣的資訊(圖11)。模組的損耗僅和感值相關。原因應該是更低的感值會帶來更大的紋波電流，紋波電流越大，導通電流越低，所以開關損耗也降低了。

圖11：PIM模組的整體損耗和輸入電壓值、感值和輸出容值的關係。

然而，功率模組和感值沒有直接聯繫，因為調節的過程和PWM等也造成了影響。基於實際模型的模擬有助於預測結論即使無法直接確定實際關係。

最有趣的發現是模型中多個元素(元件)造成的損耗分佈(圖12)。這個分佈圖能夠幫我們弄清楚損耗的來源以及哪些部份需要關注從而提高效率。本次設計證明了在各種情況下系統效率都會大於98%，所以有關效率，沒有什麼問題。有了這些結果，就可以選擇最能滿足其餘系統需求的解決方案。

圖12：損耗的示意圖。模擬的主要條件是V_IN=230V，P_OUT=26.5kW，V_OUT=800V，感值容值為245μH、4×470μF。模擬的時間為50ms。能量損耗計算時，時間設置基本考慮30ms至50ms (用“30ms % 50ms”表示)，以保證系統運行在穩定階段。

突波電流模擬

其主要目的是為了確認尖峰和電流有效值，以及在啟動時由限流電阻帶來的損耗。這項模擬能夠幫助我們去驗證限流電阻的選型。

一般來說，啟動時的峰值相電流(100μs以內)被限制在額定值的數倍。同樣的，最大的相電流有效值也可以透過設置一個重複啟動前的等待週期(幾秒鐘)來限制。

圖13和圖14展示系統在最差情況下的結果：母線相-零電壓為310Vrms，A相從0點偏移了-30°，450μF的輸出電容完全被耗盡。模擬告訴我們重複啟動應該設置一個4.19秒的冷卻時間以確保7W的損耗要求(抗突波電阻的功耗)。然而，一般來說充電系統不會在短時間內重複啟動(幾秒內)。

圖13：突波電流保護。最差情況下，啟動時功率損耗(頂部)和能量耗散(底部)波形，突波保護時COUT=450μF，VIN=310Vac。突波保護由每相2個33Ω電阻串聯組成(共4個電阻)。紅線：一顆抗突波電阻功率和能量(A相)。藍線：一顆抗突波電阻功率和能量(B相)。A相和B相分別由24.81J和29.29J能量耗散，7W的功耗限制下的冷卻時間分別是3.55秒和4.19秒。

圖14：突波電流保護。突波電流保護時A相和B相的輸入電流以及PFC輸出電壓。與圖13一樣，與保護電流和COUT有關。

PFC參數

功率因數是一個關鍵的要求，EV快充規定要求功率因數滿載下必須達到0.99。圖15驗證所有設計都能滿足功率因數要求，圖16呈現一個完美的正弦電流波形以及I_PHASE-V_INPHASE關係。

無論感值如何變化，I_PHASE,RMS幾乎保持不變(圖17)，與總體效率結果相吻合(圖8)，因為不同型號的電感之間的變化也非常小。在峰值電流上可以觀察到稍大的變化(圖18)，但I_PHASE,PEAK值對功率損失並不關鍵，因為I_PHASE,RMS才是用於估計損失和效率的主要因素。

可以確定地是電流越大，系統損耗越大。總諧波失真(THD)結果也體現了這一點(圖19)。

 圖15：功率因數和輸入電壓值、感值和輸出容值的關係。所有情況的功率因數均>0.99。

圖16：相電流曲線，PFC電感245μH。PFC A相功率因數0.999，V_IN=230V。

圖17：輸入電流有效值和輸入電壓值、感值和輸出容值的關係。

圖18：輸入電流峰值和輸入電壓值、感值和輸出容值的關係。

圖19：輸入電流總諧波失真(THD)和輸入電壓值、感值和輸出容值的關係。

PFC電感工作條件

如表1提到的，徹底瞭解電感電流對設計性能優異的PFC電感很有幫助。設計或選擇一個合適的電感，必須考慮以下4個關鍵的電流值，這些都可以透過模擬得到。

• I_PHASE,RMS，解決散熱問題(圖17)
• I_PHASE,PEAK，計算磁芯的磁飽和度(圖18)
• I_{RIPPLE,PEAK-PEAK}，估算磁芯損耗(本次模擬不包括磁芯損耗，但建議另外計算)
• V_PHASE,PEAK，定義繞組的絕緣等級

圖20顯示在不同V_{PHASE-NEUTRAL}電感紋波電流的峰-峰值。感值為245μH時的紋波電流比130μH的情況小40%。另一個細節是透過模擬知道實際的I_{RIPPLE,PEAK-PEAK}如何在在波形過零點和頂點達到最大和最小值。圖21和圖22體現了這些差異。

我們還可以看到實際的紋波電流曲線和頻率的形狀在同一個點是有差別的。這樣的情況在SVM裡比較常見且並不會造成問題。電感設計需要考慮紋波電流的最大峰-峰值。設計電感的另一個重要因素是電感的耐壓值。圖23和圖24體現了這些數值。

 圖20：電感紋波電流和和輸入電壓值、感值和輸出容值的關係

圖21：峰值電流正弦波形時的電感電流細節。條件：B相，V_IN=230V，P_OUT=26.5kW，L_PFC=245μH。波形參數：I_PHASE,RMS=38.9A，I_{PHASE,PEAK-PEAK}=4.1A。X軸：10 μs/div。

圖22：電流正弦波形過零點時的電感電流細節。條件：B相，V_IN=230V，P_OUT=26.5kW，L_PFC=245μH。波形參數：I_PHASE,RMS=38.9A，I_{PHASE,PEAK-PEAK}=5.58A。X軸：10μs/div。

 圖23：峰值電感電壓和輸入電壓值、感值和輸出容值的關係。

圖24：PFC電感電壓封包模擬。典型採用SVPWM的系統波形。

母線和DC輸出之間的電壓

在三相PFC系統和逆變器中，相線、零線線(N)地線(PE)與轉換器的直流負輸出(-VDC)之間可能出現電壓差，因為系統的前後部份沒有進行電氣隔離(在PFC部份)。所以在模擬和開發過程中必須要考慮這個可能性。

圖25是輸入和-VDC的電壓封包，以及零線或地線與直流負輸出的壓差。圖26和圖27表現了電壓從-300V提高至+1100V的過程。我們需要至少在設計電感和PCB時考慮到這些電壓等級。如此高的電壓可能會造成PCB上元件和電感的隔離問題。除此之外，零線/地線與直流負輸出之間的高壓和dV/dt會帶來不同性質的雜訊，尤其是連入PFC輸出的系統會特別容易受到共模雜訊的影響。

之後的硬體測試和評估階段，零線/地線和負輸出電壓之間的高電壓可能需要額外小心和額外的安全措施。模擬在揭示必須解決的問題方面再次發揮了重要作用，幫助我們實現穩健的設計，也有利於今後的開發過程。

有趣的是，零線/地線到直流輸出GND電壓的封包被三倍的電網頻率影響，調製深度與PFC電感的飽和度有關(圖25)。這些現象受到PWM調製策略的影響，在我們的案例中，對應於在SVPWM系統中看到的封包。

圖25：相電壓和零線/地線到DC輸出地線的電壓封包。

圖26：A相到直流負輸出(-VDC)的最大電壓差(a)和最小電壓差(b)和輸入電壓值、感值和輸出容值的關係。

圖27：地線到直流負輸出(-VDC)的最大電壓差(a)和最小電壓差(b)和輸入電壓值、感值和輸出容值的關係。

PFC輸出電感

在功率因數校正之後，PFC系統的主要工作就是提高DC母線電壓(boost dc-link voltage)並保持在參考值。DC母線電容作為boost電容，還需要有效地處理負載連接到輸出端時產生的電流紋波。模擬有助於瞭解一旦實際硬體系統建立完成後這兩個變數(DC母線電壓以及紋波電流)將會如何變化。

圖28告訴我們電容的輸出電流不會隨著電感或電容值的變化而急劇變化。另外，±10%的輸入相電壓V_PHASE變化會帶來約±15%的紋波電流變化(圖29)。

輸出的交流電壓分量(V_PEAK-PEAK)與輸入相電壓V_PHASE無關，但會被DC輸出電容和寄生等效電阻(ESR)所影響。圖30展現了4倍V_PEAK-PEAK下的最差情況，4個470μF電容並聯。

 圖28：輸出電容電流I_{CAPACITOR,RMS}和輸入電壓值、感值和輸出容值的關係。

圖29：典型的輸出電感波形。條件：V_IN=230V，P_OUT=26.5kW。結果：I_{CAPACITOR,PEAK-PEAK}=58A, I_{CAPACITOR,PEAK}=25A, I_{CAPACITOR,RMS}=24.78A。X軸：10μs/div。

圖30：輸出電容紋波電壓輸入電壓值、感值和輸出容值的關係

開關轉換：開與關

驗證PFC部份開關性能的一個關鍵參數是開關速度(圖31)，或者MOSFET的dV/dt。理論上來說，開關速度越快，損耗越低，效率越高。然而，仍然有其它因素限制開關速度。比如，開關管本身承受這種高梯度變換或EMI或其他快速開關產生的共模(CM)雜訊的能力。

圖31：PFC MOSFET的開啟波形。

圖32顯示在本類比中給出的配置下，dV/dt值超過了66V/ns，唯獨寬能隙(BWG)技術才能對應這樣的高速開關。實際上，如此高的dV/dt仍然會有高風險(即使是SiC模組)，寄生電感產生的超高過壓尖峰可以輕易的超過元件的耐壓上限。

圖32：低邊A相 SiC MOSFET開關速度和輸入電壓值、感值和輸出容值的關係。

調整閘極電阻是最簡單的方法來減少dV/dt。更大的閘極電阻值能減少開關速度，同時減少整體設計的風險，但也會帶來缺點，即少許的功率損失(因為開關速度沒有那麼快)。基於這項模擬的結論，我們決定做一個折衷方案，換一顆阻值大一點的閘極電阻(1.8Ω—>4.7Ω)以確保MOS管導通時的dV/dt在25V/ns左右。這將作為驗證實際硬體板時的初始值。

另一個影響開關效率的因素是開啟電流。圖33展示了模擬時得到的開啟電流。不過，該系統的效率已經在以前得到驗證，目前還沒有預見對開啟方式進行重大修改。

圖33：低邊A相 SiC MOSFET最大開啟電流和輸入電壓值、感值和輸出容值的關係

至於關斷轉換，也採取類似的方法。圖34、圖35和圖36顯示這些類比的結果。使用100kΩ吸收電阻時，關斷過程也很快速(高達40V/ns)。在測試板中，我們也會提高電阻以將關斷dV/dt等級保持到25V/ns左右。

圖34：PFC MOSFET的關斷波形。

圖35：低邊A相 SiC MOSFET最大開啟電流和輸入電壓值、感值和輸出容值的關係。

圖36：低邊A相 SiC MOSFET開關速度和輸入電壓值、感值和輸出容值的關係。

模擬結果和結論

其中一個模擬的最終目的是減少硬體的反覆運算次數並加速新產品量產過程。透過這篇文章，我們可以清晰地認識到在模擬和設計模型之前設定一個目標的重要性。模擬的結果將有助於回答我們的開放性問題，驗證我們的假設，或者為系統的運行或改良揭開必要的修改。表3總結了上述模擬的結果。

模擬項目

參數

目標

結論

下一步決策

所有特殊工作節點的VOUT，
IOUT(已確定VIN範圍)

驗證PFC提供指定的電壓、
電流和功率，並滿足效率
和所有其他要求

驗證通過，可繼續
PFC(和其它被動元
件)設計

· 效率
· 損耗PLOSS和其它
元件的損耗分佈

·驗證是否最大效率達到98%。
·不同電感值PLOSS和效率變化
·每個元件的PLOSS，並確認
是否需要存在散熱問題

·效率滿足要求。
·26kW輸出PLOSS≈330-430W
·PLOSS,L,winding很小
·功率開關佔整體損耗約70%

選擇直流電阻(DCR)
最大10Ω的PFC線圈

· IPHASE,MAX
· RINRUSH,MAX
· PLOSS,R_INRUSH
· IPHASE,PEAK

· 電感的選型
· IPHASE,PEAK小於標準
· 驗證啟動順序

電路的功能和選定
的數值已驗證。

· PF值
· THD

· 所有電感都符合要求
· 所有電感的IPHASE,
RMS一致
· THD全部符合要求
(1.2%至1.8%)

選擇180μH的電感
(結合性能、外形尺寸
與DCR的綜合考量)

PFC
(工作條件)

IPHASE,PEAK

是否保持磁芯磁飽和閾值以下

VMAINS-OUT
VL,PEAK

電感繞組絕緣能力

2000Vac的電感器絕緣。
在2kV處設置高電位測試

IPHASE,PEAK-PEAK

· 估算PLOSS,L-CORE(未模擬)

PFC電感電流波形變化劇烈

峰-峰值 10A

DC-link
電容

· ICAPACITOR,PEAK-PEAK
· VCAPACITOR,PEAK-PEAK

· 電容容值
· 確認IOUT,PEAK-PEAK滿足
系統要求

· ICAPACITOR,PEAK-PEAK
 = 58A (充放電電流)
· ESR越低越好

· dV/dt
· IPEAK,SPIKE
· VPEAK,SPIKE
· 閘極驅動器V-I波形

· 確保數值在可接受範圍內
· 調整閘極電阻阻值若有必要
· 估算實際硬體的閘極電阻

· 開啟阻值Rg = 4.7Ω
· 關斷阻值 Rg = 3.3Ω
· 目標dV/dt = 20V/ns

本文作者

Karol Rendek，安森美系统工程中心應用經理
Stefan Kosterec，安森美系统工程中心應用工程師

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名

訂閱EDN Taiwan電子報