低功耗訊號鏈應用:SAR ADC時序影響

作者 : Padraic O’Reilly,ADI 產品應用工程師

本文分析當所選ADC是逐次逼近暫存器(SAR) ADC時的時序影響因素。本文探討訊號鏈在類比前端時序、ADC時序和數位介面時序方面的考慮...

本文介紹低功耗系統在降低功耗的同時,又需要保持精度所涉及的時序因素和解決方案,藉此滿足測量和監控應用的要求。本文分析當所選ADC是逐次逼近暫存器(SAR) ADC時的時序影響因素。∑-Δ架構的時序考慮因素有所不同(參見本系列文章的第一部份)。本文探討訊號鏈在類比前端時序、ADC時序和數位介面時序方面的考慮。

類比前端時序考量

1中的三個模組可以分別予以考慮,從類比前端(AFE)開始。訊號鏈的類型會改變AFE,但有一些共同方面適用於大多數電路。

Figure 1. AFE timing considerations with a multiplexed SAR ADC.

1:使用多工SAR ADCAFE時序考量。

2顯示了構成AFE的AD4696 SAR ADC、外部放大器和低通濾波器。AD4696為一款具有Easy Drive特性的16位元1MSPS多工SAR ADC。雖然需要外部放大器和電路以與外部感測器介面,但Easy Drive特性(例如類比輸入高阻模式和參考輸入高阻模式)降低了類比輸入和參考電壓驅動要求。在較高功率應用中,SAR ADC的抗混疊濾波器設計需要非常強,但對於較低頻寬訊號的採樣(典型低功耗應用),濾波器設計的要求不那麼高。

∑-Δ架構的優點是可以依靠數位濾波器來確定頻率響應,並使用外部抗混疊濾波器以在調變器頻率濾波。在沒有過採樣且以固有品質濾波的情況下,需要外部類比低通濾波器來防止任何高於採樣速率的較高頻率訊號混疊到通帶中。低通濾波器可發揮如下作用:降低類比前端電路的寬頻雜訊,減少類比輸入端發生的非線性電壓反沖,以及保護類比輸入免受過壓事件的影響。同一原則也適用於時序考量。請參閱文章「低功耗精密訊號鏈應用最重要的時序因素-第一部份」中的抗混疊濾波器部份。

SAR ADC的採樣部份整合了採樣保持機制,該機制由一個開關和一個電容組成,可擷取輸入訊號,直至收集到轉換結果為止。

Figure 2. The AD4696 SAR ADC with an external kickback RC filter and a driver amplifier.

2:具有有外部反沖RC濾波器和驅動放大器的AD4696 SAR ADC

放大器級的設計過程分為兩個步驟。第一步是選擇訊號處理放大器和外部抗混疊級,類似於本系列文章第一部份所討論的。下一步是選擇外部驅動放大器(其頻寬由增益決定;記住需要權衡功耗與頻寬),其將緩衝訊號處理抗混疊濾波器輸出並驅動ADC輸入。最後是設計反沖濾波器,將總電容CEXT + CDAC作為濾波器的總電容。

多工SAR ADC在切換類比輸入通道時會發生反沖問題。每次開關閉合時,內部電容電壓(CDAC)可能與先前儲存在採樣電容(CEXT)上的電壓不同。當這些開關因該電壓差而閉合時,就會出現電壓突刺。能量將在切換之間共用,電容端子之間測量的電壓將減半。CEXT和CDAC值會影響濾波器設計,在設計電路時需要加以考慮。

Figure 3. High-Z mode’s impact on kickback.

3:高阻模式對反沖的影響。

AD4696具有一種類比輸入高阻模式,其會明顯降低電壓反沖的幅度,如3所示。類比輸入高阻模式還能減少前端放大器和AD4696類比輸入之間的串聯電阻導致的性能下降;相較於傳統的多工SAR ADC,外部RC濾波器中的電阻可以更大。使用較大REXT和較小CEXT可緩解放大器穩定性問題,而不會明顯影響失真性能。但是,如果使能內部過壓保護箝位以避免穩定性問題,建議CEXT至少應為500pF。3顯示我們可以更快速對所需訊號進行採樣,從而加快系統時序。

ADC時序考量

ADC的選擇取決於您系統所注重的特性。有許多文章探討了以性能為考量的合適性,並比較了SAR和∑-Δ技術。在低功耗領域,測量相似訊號的SAR和∑-Δ之間存在很大的重疊部份。有一點很清楚,SAR時序更容易理解。

Figure 4. The AFE SAR timing considerations.

4AFE SAR時序考量。

SAR ADC在某個時間點對輸入進行採樣,包括採集階段和轉換階段。在採集階段,採樣保持網路或內部電容網路充電(2)。在轉換階段,電容陣列切換到比較器網路,DAC上的權重被修改,直至達到與類比輸入相對應的數位碼。

Figure 5. A typical SAR ADC timing.

5:典型SAR ADC時序。

產品手冊說明了最大轉換時間,AD4696為415ns。採集訊號的最短轉換時間為1715ns,這是AD4696以500kSPS運行時的採集時間。轉換之間的時間是吞吐速率。

在時序方面,與SAR ADC相關的主要權衡是功耗與ADC採樣速率的關係。SAR ADC的優勢在於,採樣速率和電源電流之間具有直接的線性關係,表示其可以根據目標訊號的頻寬進行調整。ADC核心在轉換之間會關斷,因此當以較低採樣速率(例如10kSPS)運行時,AD4696的典型功耗為0.17mW,而以1MSPS運行時功耗為8mW。因此,此種元件適合於較低採樣速率的電池供電應用。

Figure 6. VDD current vs. sample rate.

6VDD電流與採樣速率的關係。

6顯示了VDD電流。如果降低AD4696的採樣速率,使其以低於100kSPS的速率工作,而不是以500kSPS工作,那麼IDD電流將從幾乎2.5mA下降到0.5mA。如果將採樣速率進一步降低到10kSPS,那麼典型IDD電流將降至42µA。電流的增加速率是線性的。所有數位和類比電源電流都以類似的線性方式縮放,因此SAR ADC是用來測量DC轉AC訊號的有力選擇。

數位介面時序考量

AD4696有幾個特性是SAR ADC傳統上不具備的,這些特性可協助低功耗訊號鏈設計人員節省更多功耗,但對時序有所影響。

Figure 7. SAR digital interface timing considerations.

7SAR數位介面時序考量。

相較於∑-Δ架構,SAR ADC的吞吐速率更容易計算,因為不需要考慮濾波器延遲:

Equation 1

CHs = 所實現的通道數。

週期時間是CNV升緣躍遷之間的時間,由採集階段和轉換階段組合而成,但可能存在重疊。ADC可以在轉換階段仍在進行時開始採集訊號。SAR ADC上樣本之間的時間可以描述為週期時間tCYC或採樣速率時間tSR

tCONVERT = 轉換時間 tACQ = 採集時間
tCYC = tSR = 採樣頻率的倒數,即採樣間隔時間

發生轉換的採樣時刻由CNV訊號升緣控制。在大多數模式下,這是由外部訊號提供的。AD4696還有晶片自動迴圈模式,可在內部產生轉換啟動訊號。該訊號可啟動轉換。AD4696提供多種時序控制器模式,允許使用者以預定義的方式選擇轉換順序和配置,或在不中斷轉換的情況下即時控制序列中的下一個通道。

數位主機必須在下一次轉換開始前回讀數據。因此,對於較高速度訊號,SCK頻率必須足夠快,以便在下一個CNV升緣(或在自動迴圈模式下的內部轉換啟動訊號)之前從AD4696 SPI回讀數據。更快的採樣速率需要更快的SCK頻率,因為轉換之間的時間更短。

所需的最低SCK頻率與採樣速率、SPI幀長度(以位元為單位)和所用的串列資料輸出模式有關。給定樣本的轉換結果在下一轉換階段開始之前可用。因此,SCK頻率必須夠快,以便在下一個CNV升緣(或在自動迴圈模式下的內部轉換啟動訊號)之前從AD4696 SPI讀取資料。

多SDO數位輸出

AD4696系列還包括雙SDO和四SDO模式。在這些模式下,ADC結果在SDO和其他GPIO接腳上平行移出。對於給定採樣速率,這些模式明顯降低了所需的SCK頻率,每個SCK週期SPI上輸出的位數是原來的2倍或4倍。對微控制器的要求得以降低,當以1MSPS轉換時,所需的時脈從32MHz SPI時脈降低到16MHz SPI時脈。

每個轉換模式幀所需的SCK週期數(NSCK)是每幀位數(NBITS)和串列資料輸出數(NSDO)的函數:

Equation 2

其中,NSDO為1表示單SDO模式,為2表示雙SDO模式,為4表示四SDO模式。

轉換模式SPI幀的開始不得在tCONVERT時間過去之前發生,並且必須夠早完成以符合最小tSCKCNV規範。在轉換模式下完成一個SPI幀的時間(tFRAME)計算如下:

tFRAME = tCYC – tCONVERT_max – tSCKCNV

其中,tCYC為採樣週期,tCONVERT_max為最大值,tCONVERT為額定值,tSCKCNV為SCK到CNV升緣延遲額定值。

Equation 3

fSCK是tFRAME和NSCK的函數。

自動迴圈模式

對於電壓或電流位準監控應用,傳統上SAR ADC需要主機控制器持續發出轉換訊號以使轉換進行。系統需要檢查資料是否達到閾值,並根據這些位準做出決策。這種方式的能效比不高,因為主機需要不斷地轉換。AD4696可配置為根據使用者編程的通道序列自主轉換。

自動迴圈模式是用於監控類比輸入的卓越模式。轉換週期有多種選擇,範圍從10µs (100kSPS採樣速率)到800µs(1.25kSPS採樣速率)。此模式可與閾值和滯回檢測警報結合使用,這些警報可基於每個通道進行配置,以減少數位主機系統的開銷。在如此情況下,主機控制器可以進入低功耗狀態,只有在觸發一個位準導致其接收到來自AD4696的中斷時才會上電。

過採樣

如本系列文章的第一部份所述,過採樣和抽取是∑-Δ架構所固有的特性。AD4696 SAR ADC包含一個過採樣和取樣引擎,支援進一步降低雜訊。其能有效地對連續ADC樣本進行平均以產生一個過採樣結果,有效解析度更高,雜訊更低。AD4696的過取樣速率(OSR)每增加4倍,有效位數就會增加1位元。

這對於測量低功耗訊號鏈應用中慢速變化的訊號特別有用,例如需要較高精度的溫度測量應用。

Equation 4

其中,tSAMPLE = 採樣週期,tCYC = 週期時間(1/採樣速率),OSR = 過取樣速率(4到64之間的可編程值)。

類似於∑-Δ ADC,需要權衡性能與速度。

1SAR小結。

低功耗精密平台

隨著全球能源成本不斷提高,並且我們瞭解到能源使用對自然界的影響,系統設計人員正在努力以更低的功耗預算實現高精度。研究並找到可用的最低功耗元件可能很困難。ADI正在簡化設計流程,選出最低功耗的精密元件並提供一站式服務,透過立即可用的訊號鏈和電路為系統設計人員提供最新的精密低功耗產品。

Figure 8. The precision low power signal chains webpage.

8:精密低功耗訊號鏈網頁。

示例:低功耗SAR訊號鏈

許多應用需要在大直流偏移或共模電壓之上測量小訊號。如果系統的目的是監測工業環境中的流量或進行生物電位測量,那麼該方法存在重疊。這些訊號通常需要交流耦合來消除大偏移,並且需要偏置和增益來使ADC的動態範圍最大化。

我們的低功耗精密訊號鏈包括關於為此類應用選擇元件的建議。

Figure 9. A signal chain example.

9:訊號鏈示例。

此外,技術訣竅與綜合知識(KWIK)電路提供了更深入的電路分析以及關於器件選擇的最新建議。

流量訊號鏈示例

舉一個例子,我們想設計一個大型多測量系統,其中包括使用10所示的KWIK電路進行流量測量。

(A) 我想以1kSPS速率運行10個流量感測器。哪一個選擇更好——SAR還是∑-Δ?

(B) AFE時序考慮因素有哪些?

Figure 10. The flow measurement signal chain KWIK circuit.

10:流量測量訊號鏈KWIK電路。

  1. SAR (AD4696)與訊號處理所需的AD8235和ADA4505-2放大器一起使用是非常好的選擇,因為我們可以使用外部轉換訊號或自動迴圈模式以10kSPS運行10個通道。
  2. 在這種情況下,AD4505-2放大器的回應與增益的關係將決定被測訊號的頻寬,而不是抗混疊濾波器回應。高阻模式將減輕輸入放大器的性能壓力,使設計人員能夠選擇較低功耗的放大器。選擇圖10中的元件是因為其具有超低功耗性能。

結語

當設計高解析度、低功耗資料擷取系統時,可能很難找到具備最低功耗的元件,但ADI的精密低功耗訊號鏈可作為低功耗設計的起點。建構以∑-Δ和SAR架構作為核心ADC的訊號鏈時,必須注意瞭解時序的權衡因素和差異。

當與感測器或目標訊號介面時,類比前端時序需要考慮晶片級啟動、感測器偏置、外部濾波和元件選擇。SAR ADC具有更嚴格的要求,需要抗混疊濾波器,而∑-Δ ADC具有與其設計相關的固有採樣特性。在AFE上,∑-Δ ADC可整合PGA,而高阻模式等SAR技術可降低對外部放大器電路的驅動要求。

當考慮∑-Δ ADC架構時,過採樣和取樣以及濾波器延遲會對吞吐速率產生影響,尤其是在多個通道上進行轉換時。另一方面,由於採用逐次逼近法,SAR吞吐速率更易於計算,另外還有一個好處是採樣速度越慢,轉換時消耗的電流就越低。

∑-Δ AD4130-8的數位時序很複雜,導致需要開發ACE軟體時序工具。這些工具可簡化對時序的理解並協助計算通道吞吐速率。該元件具有工作週期等時序特性、FIFO以及有助於延長電池壽命的待機模式,但針對特定吞吐速率,需要注意可實現的有效解析度。

當檢視AD4696如此的SAR ADC時,我們可以在更高採樣頻率下進行採樣。這有其優勢,但也表示數位時間範圍tFRAME(您需要在此時間範圍內回讀結果)更小,因而需要更快的SPI時脈速度。

活動簡介
未來寬能隙半導體元件會在哪些應用成為主流?元件供應商又會開發出哪些新的應用寬能隙元件的電路架構,以協助電力系統開發商進一步簡化設計複雜度、提升系統整體效率?TechTaipei「寬能隙元件市場與技術發展研討會」將邀請寬能隙半導體的關鍵供應商一一為與會者解惑。
贊助廠商

加入LINE@,最新消息一手掌握!

發表評論