台積電以2D材料突破挺進1nm

作者 : Majeed Ahmad,EDN主編

在今夏公佈其與美國MIT和台灣大學NTU合作的結果後,台積電據傳正計劃在桃園打造1nm晶圓廠...

台積電(TSMC)的1nm晶片製程技術正逐漸成形。在今夏公佈其與美國麻省理工學院(MIT)和國立台灣大學(NTU)合作的結果後,台積電據傳正計劃在桃園打造1nm晶圓廠。報導中指稱,新的1nm晶片生產設施將落腳桃園龍潭科學園區,台積電至今已在該科學園區經營兩座半導體封測廠。

1MIT、台灣大學和台積電的研究人員發現,2D材料與半金屬鉍(Bi)相結合可達到極低的電阻,克服實現1nm晶片的挑戰。(資料來源:NTU

這家全球最大的純晶圓代工廠近來頻頻躍上新聞版面。

除了該公司的3nm晶片將於今年第四季進入量產,台積電3nm製程節點的升級版—N3E也宣稱將在2023年下半年開始商用化生產。接下來,到2025年時在其位於新竹的寶山廠量產2nm晶片也備受期待。而相較於其3nm晶片,預計台積電的2nm晶片處理速度可望提高10%至15%,同時功耗也可望降低25%至30%。

根據一項來自台積電的消息來源指出,超越3nm製節點以上的先進製造技術目前正處於「探路」(pathfinding)階段。然而,台積電在1nm技術取得突破這一事實則是一大關鍵進展。

1nm技術突破

隨著半導體製程技術持續微縮,日益增加觸點的電阻,因此,台積電和其他大型晶圓廠正致力於尋找具有極低電阻、可傳輸大電流且能用於量產的觸點材料。今年5月,台積電宣佈與MIT和NTU合作開發1nm製程節點的關鍵特性,但稍早也曾為此澄清說,這些突破性進展並不一定能很快地用於商業化晶片生產。

在MIT、台灣大學和台積電共同發表的研究論文中描述了由金屬誘導導電間隙而引發的製造挑戰,以及單層技術如何受到這些金屬誘導間隙的影響。此外,文中並建議採用後過渡金屬鉍和半導體單層過渡金屬二硫屬化物以縮減間隙的尺寸,從而生產出比以往更小尺寸的2D電晶體。

2:結合半金屬鉍電極與2D材料,有助於顯著降低觸點的電阻並增加電流傳導。(資料來源:NTU

這項突破涉及一系列新材料,使其可在晶片中創建單層或2D電晶體,從而透過與層數匹配的因子來微縮整體密度。台積電和MIT的團隊已經採用包括二硫化鉬(MoS2)、二硫化鎢(WS2)和二硒化鎢(WSe2)等各種現有半導體材料,展現其所實現的低觸點電阻。

總之,使用非晶矽材料有助於實現非常小的電晶體——小至1nm。然而,正如台積電研究人員坦言,在未來幾年內還不太可能導入使用於1nm製程節點。然而,為了實現1nm製程幾何結構尋找合適電晶體結構與材料的任務本身已是一項令人振奮的進展。

編譯:Susan Hong

(參考原文:TSMC approaching 1 nm with 2D materials breakthrough,by Majeed Ahmad)

加入LINE@,最新消息一手掌握!

發表評論