利用間接電流模式儀表放大器放大AC訊號

作者 : Marie-Eve Carre,ADI系統應用工程師

在一個階段中利用微功耗軌對軌間接電流模式儀表放大器設計交流耦合和增益解決方案,可在不增加增益級的前提下,支援存在大差分偏移電壓的應用。本文概述此種設計的優勢,並提供分步設計指南。

問題:如何在不增加增益級的前提下,支援存在大差分偏移電壓的應用?
答案:可以透過在一個階段中利用微功耗軌對軌間接電流模式儀表放大器設計交流耦合和增益解決方案來實現。本文概述此種設計的優勢,並提供分步設計指南。

在電磁流量計和生物電測量等應用中,小差分訊號與非常大的差分偏移串聯。這些偏移通常會限制電路在前端設計中可以獲得的增益,進而影響整體動態範圍。當使用較低電源電壓時,例如在電池供電的訊號鏈中,增益限制更具挑戰性。

解決這個大差分偏移問題的一種方案是使用交流(AC)耦合測量訊號鏈。典型的AC耦合訊號鏈包括一個低增益儀表放大器,其後是一個高通濾波器和額外的增益級。在大多數應用中,最好在第一階獲得盡可能多的增益,因為這有助於改善訊號鏈中其他增益級的折合到輸入端(RTI)雜訊。

本文將介紹間接電流模式儀表放大器架構的設計和建置,從而在一個階段中實現高增益和AC耦合。該設計採用微功耗、零漂移儀表放大器AD8237,其具有寬廣共模和差分輸入範圍。間接電流模式架構的其他例子有AD8420。此種間接電流反饋的主要優點包括:

  • 低功耗架構
  • 跳脫其他典型架構(例如由兩個或三個運算放大器構成的儀表放大器)的鑽石圖限制
  • 利用外部電阻匹配可實現良好的增益漂移性能
  • 不依賴電阻匹配便可實現高CMRR
  • 高阻抗基準接腳

1所示電路提供了整體原理圖,其中選擇了間接電流模式儀表放大器AD8237。但是為了在一個階段中實現高增益和AC耦合,必須在AD8237的反饋迴路中實現一個積分器電路。相較於由兩個或三個運算放大器構成的儀表放大器解決方案(其在應用增益後消除偏移),該解決方案可提供更大的增益。對於所提出的架構,偏移校正發生在增益階段之前,因此儀表放大器可以具有較大增益。ADA4505運算放大器在反饋迴路中用於積分器電路。AD8237的輸出由積分器輸入感測,並驅動AD8237的基準接腳,迫使AD8237的輸出為VMID,後者是在ADA4505的正輸入端設定。

即使積分器電路提供低通濾波器功能,在此種情況下,由於其用在反饋迴路中,整體電路也會具有高通濾波器轉換函數。由於此種行為,不僅最終會在應用增益之前阻隔任何直流(DC)偏移,從而提供比其他解決方案更大的增益,而且其對低電源電壓和大偏移更有幫助,因為剩下的工作餘裕很有限。積分器電路並透過基準接腳迫使AD8237的輸出為選定的電壓。實際上,積分器迫使基準接腳相對於AD8237的FB接腳的電壓等於輸入的差分電壓,但方向相反。

設計規格示例

低功耗應用通常使用單電源,電源電壓通常在1.8V和3.6V之間。1所示電路的設計選擇取決於輸入訊號和偏移的幅度範圍及頻率。1列出了1所示電路的示例設計規格。

該電路的設計選擇是在AD8237使用低頻寬廣模式的情況下做出的,以便提升增益彈性和穩定性。

Figure 1. AC-coupled signal conditioning circuit with indirect current-mode architecture.

1:採用間接電流模式架構的AC耦合訊號處理電路。

1:圖1所示電路的關鍵設計規格。

設計描述

1所示電路由微功耗、軌對軌儀表放大器AD8237和零輸入交叉失真運算放大器ADA4505組成。此兩個元件均可由最低3.3V電源VDD供電。

此電路可以輸出一個電壓VOUT,該電壓表示輸入端的AC訊號VSIGNAL在去除DC偏移電壓VOFFSET並經放大後的訊號。此電路產生的VMID電壓用於將ADA4505的正輸入和AD8237增益級輸出共模設定為中間電源電壓。VMID由分壓器(R1、R2)產生,並由另一個ADA4505緩衝。AD8237採用超小型封裝(MSOP),ADA4505採用精巧型晶圓級晶片規模封裝(WLCSP)。

設計注意事項

  1. ADA4505-2 (1/2)的正輸入VMID將設定VREF(AD8237的基準接腳)的值,從而設定輸出VOUT鑒於共模輸入電壓與輸出範圍的關係或鑽石圖,為確保兩個供電軌之間的輸出擺幅最大,大多數儀表放大器的最優值為中間電源電壓(+VDD/2)。設計模擬部分將介紹一種對此有幫助的鑽石圖工具。
  2. 考慮電路的總電源電流時,電阻值R1和R2的選擇也很重要。電阻選擇是雜訊與功耗的權衡結果。對於此電路,最好選擇較大的電阻值以最大程度減少額外的電源電流。針對該電阻分壓器,增加的額外電源電流將是:

Equation 1

  • 對於電阻分壓器(R1、R2),可以增加一個電容C1以對雜訊進行限頻,並減少對VDD的50Hz/60Hz或其他干擾。電容越大,雜訊濾波越好;但是,上電時VMID需要更長的時間才能穩定下來。建立到1%以內所需的時間估計為:

Equation 2

  1. 選擇被動元件值(電阻和電容)時,應考慮容差。對於電阻分壓器(R1、R2),目標VMID值可能會移動,這會影響AD8237和ADA4505的輸出擺幅範圍VOUT

1所示電路可知,轉換函數將有兩個截止頻率,其是來自反饋中ADA4505積分器電路的高通濾波器結果和AD8237頻寬引起的低通濾波器響應。這可能會引入一些增益誤差,該誤差與積分器(ADA4505)的截止頻率和AD8237頻寬相關。因此,高通截止頻率和低通截止頻率須有一定的範圍。取決於截止頻率彼此接近的程度,增益誤差百分比可能會改變。

  1. 如果應用需要使用高阻抗感測器,可以在AD8237輸入端之前使用諸如ADA4505之類的緩衝器,以提供更高輸入阻抗和更低輸入偏置電流,因為緩衝器會將高阻抗輸入轉換為低阻抗輸出。在整個溫度範圍內,AD8237的輸入偏置電流最大值為1nA。

設計步驟

  1. 用於設定VMID的分壓器:

Equation 3

根據「設計注意事項」的第2點,對於1中的電路,週邊元件的值設定為R1 = R2 = 1MΩ,以使電源電流的貢獻保持在1μA左右。

ADA4505之前的電阻分壓器的輸出:

Equation 4

假設R1和R2的容差為5%,並考慮到ADA4505偏移:

Equation 5

為了消除電阻的AC電源干擾和雜訊,設定C1使得截止頻率至少小於VSIGNAL最低頻率20Hz。請注意,如果需要對雜訊進一步限頻,電容值可以更大。

Equation 6
Equation 7
Equation 8

在此種情況下,C1設定為22nF,其提供的頻率為:

Equation 9

  1. 儀表放大器(AD8237)增益值VSIGNAL:

考慮電磁流量感測器輸出的範圍通常是從±75μV到±6mV的峰對峰值訊號幅度。對於1所示電路,幅度峰對峰值訊號幅度範圍將設定為VSIGNAL = 6mV峰值,頻率為30Hz。

之後考慮AD8237輸出擺幅範圍對供電軌的限制。這些值可以在產品手冊的「輸出擺幅」部份中找到。謹慎起見,我們使用+25°C時RL = 10kΩ擺幅情況:

Equation 10

對於3.3V電源:

Equation 11

由於輸出是全差分式,因此最差情況下輸出相對於VMID的擺幅將是:

對於正輸入訊號(VMIDMAX = 1.732V):

Equation 12
Equation 13

 

對於負輸入訊號(VMIDMAX = 1.568V):

Equation 14
Equation 15

現在為了設定增益,計算總預期差分輸入訊號,並使用正負擺幅範圍的下限來設定最大擺幅範圍:

Equation 16
Equation 17
Equation 18

考慮到輸出電壓範圍限制,AD8237增益應小於253。為了留一些餘裕以因應DC誤差和其他因素,1所示電路的增益值應小於最大值。增益和建立時間之間也需要權衡:增益越高,濾波器的時間常數越慢。有鑑於以上考量,AD8237增益設定為101。

請注意設計注意事項第1步對擺幅值最大化的好處。從產品手冊可知,增益的相關公式為:

Equation 19

AD8237產品手冊提供了不同增益選擇的建議電阻值。對於選定的增益101,這些電阻的值應為:RF1 = 1kΩ,RG1 = 100kΩ.

  1. 儀表放大器(AD8237)頻寬:
Equation 20
Equation 21

從產品手冊得知,截止頻率值為

如果設計規格需要對最大訊號頻率進行某種最低衰減,則對於給定濾波器截止頻率,這很容易檢查。

Equation 22
Equation 23
  1. 設定高通濾波器截止頻率:

正如「設計注意事項」部份所述,積分器設定的高通濾波器截止頻率可能過於接近AD8237頻寬設定的低通濾波器截止頻率。這會為之前確定的增益帶來一些增益錯誤。

假設R3和C3的容差為±5%,最快時間常數應小於VSIGNAL最低頻率:

Equation 24

電阻R3將具有1MΩ的恆定值,以使通過該電阻進入運算放大器的電流最小。

Equation 25

選取最接近的標準電容值,截止頻率大致為20Hz,設定C3 =1.5μF,故更新後的截止頻率為

如果設計規格需要對最小訊號頻率進行某種最低衰減,則對於給定濾波器截止頻率,這很容易檢查。請參見此電路的示例:

Equation 27
Equation 28
  1. 偏移電壓:

兩個訊號VOFFSET和 VCM都有限制。

正如預期的那樣,DC偏移可能比在大多數應用中通常發現的還要大。在此種情況下,電壓值必須為VOFFSET ≤ ± VMID。如果DC偏移大於此限值,則VREF電壓值將超出ADA4505的電源電壓範圍。與基準接腳相關的公式為:VREF = VMID – VOFFSET。VOFFSET將設置為1V。

至於共模電壓,其與VOFFSET值直接相關,因為VCM必須在範圍內:

Equation 29

如果未驗證這些限制,則AD8237的輸入值在電源電壓範圍以上或以下。VCM將設定為1.65V。

設計模擬

為了檢查儀表放大器的共模輸入範圍與輸出電壓的關係或鑽石圖,您需要提供電源電壓+VDD基準電壓、增益、共模擺幅和差分輸入擺幅。ADI的儀表放大器鑽石圖工具可協助瞭解輸入擺幅是否在元件的工作範圍以內。請注意,該工具使用的輸出擺幅使用最差情況的負載條件(最小阻性負載)。因此,如果按照該工具的限值進行設計,則對於較大阻性負載,系統將會有更多餘裕。

查看2中的結果,紫色輪廓是在給定電源電壓、輸出擺幅、輸入共模範圍和元件基準電壓下AD8237的可用範圍。紅色輪廓顯示了對於給定的共模和差分輸入模式擺幅,您使用了多少可用範圍。目標是讓紅色輪廓保持在紫色輪廓以內。如果某些條件違反了此要求,工具將顯示錯誤並提供建議。務必注意,在此工具中,無法在反饋迴路中實現積分器電路。但有一個變通辦法,那就是配置鑽石圖輸入訊號,就好像增加了電路的VOFFSET和VCM電壓(在1中)一樣。如此就可以使用間隔(0.65V至2.65V),因為DC偏移被消除且未放大。其顯示共模電壓可以更高,因為輸出擺幅仍有一些餘裕。為了進一步瞭解儀表放大器內部發生的事情,Internal Circuitry (內部電路)選項卡會顯示內部節點的電壓。

Figure 2. An AD8237 plot tool example.

2AD8237鑽石圖工具示例。

 LTspice為一款傑出的模擬工具,可以檢查之前進行的設計過程計算,包括其他有意義的規格,例如目標訊號帶的雜訊性能。LTspice原理圖如3所示。第一個模擬(45)是瞬態模擬,DC偏移為1V,輸入訊號為±6mV (30Hz)。4顯示了電路中不同級的訊號。54的放大版本,電路已建立,並且積分器電容充電到最終值。藍色曲線是AD8237的積分器或基準電壓接腳的輸出。紅色曲線是VMID值(等於VDD/2),綠色曲線是放大的最終30Hz輸出訊號VOUT

2顯示設計目標與瞬態模擬結果的比較。對於最大和最小VOUT值,預期值來自:VOUT value, the expected values come from:VOUT = VMID ± VSIGNAL × 101;就我們的情況而言,預期值等於2.256V和1.044V。VREF預期等於VMID – VOFFSET,我們的預期值為0.65V。VMID等於中間電源電壓,就我們的情況而言,其等於1.65V。

瞬態分析中獲得的結果和預期結果在電壓輸出方面非常相似。然而,由於積分器電容和所實現的DC偏移都很大,模擬建立以及輸出達到最終值需要17秒。該建立時間來源於以下事實:模擬始於時間0s,電容需要時間以充電至最終值。

2:設計目標與模擬瞬態分析。

6中的另一個模擬顯示了3中電路的頻率響應,DC偏移為1V,輸入訊號為±6mV (30Hz)。6中的游標1和2分別放置在高通和低通濾波器的-3dB點。3顯示了設計目標與模擬結果的比較。

3:設計目標與模擬AC分析。

7中的另一個模擬顯示了3中電路的電壓雜訊密度與頻率RTI的關係。作法是將輸出雜訊除以解決方案的總增益(101)。對於帶通濾波器功能,我們需要選擇積分頻率區間來計算總雜訊。

對於頻率上限,我們將使用之前確定的感測器最大頻率值,即220Hz。對於頻率下限,我們也將使用之前確定的感測器最小頻率值,即20Hz。在如此情況下,所產生的雜訊將從20Hz積分到220Hz。

由於帶通濾波器的截止頻率影響,實測雜訊實際上會更高。LTspice模擬結果假設其為磚牆濾波器在20Hz和220Hz時急劇滾降。

LTspice中的命令列設定為:.noise V(VOUT) V1 dec 100 20 220。然後按住 Ctrl鍵,滑鼠左鍵按一下波形名稱(V(ONOISE)/101)。使用下列程式可輕鬆地將有效值雜訊轉換為峰對峰值雜訊:

Equation 30
Equation 31

快速檢查AD8237雜訊和ADA4505雜訊可知,AD8237是主要噪音源。

Figure 3. An LTspice schematic.

3LTspice原理圖。

Figure 4. Transient simulation results.

4:瞬態模擬結果。

Figure 5. Transient simulation results zoomed in.

5:瞬態模擬結果放大圖。

Figure 6. AC simulation results.

6AC模擬結果。

Figure 7. Total noise integrated over the equivalent noise bandwidth results.

7:在等效雜訊頻寬上積分的總雜訊結果。

測量結果

為了驗證模擬結果,可以進行硬體測試,因為AD8237和ADA4505都提供了測試板。每個元件的焊接可以根據測試板的原理圖完成。同時使用兩個測試板時,可能需要切斷AD8237板上的佈線,以將VMID電壓連接到RG電阻。

為了確保能更好的理解結果,元件值來自設計步驟部份,與設計模擬相同。為了模擬電磁流量計或生物電測量感測器,我們使用了不同的測量設備,例如電壓校準器和任意波形產生器。

對於此測試,輸入訊號設定為具有1V的DC偏移VOFFSET,共模電壓為1.65V,輸入訊號VSIGNAL為±6mV (30Hz)

查看8所示的結果,輸出電壓VOUT黃色曲線的性能相對於預期值有一個很小的電壓差,但仍與預期保持一致。

4總結了設計目標與測量結果。

4:設計目標與測量結果。

設計目標與模擬結果的差異可能有多種原因。

  • 所使用的電阻具有5%的容差,表示VMID值可能有所偏移。
  • 試驗台設定可能有侷限性,導致出現微小偏差,如實測模擬結果VOFFSET和VSIGNAL所示。

Figure 8. An oscilloscope screenshot with the yellow curve corresponding to VOUT and the blue curve VREF.

8:示波器螢幕截圖,黃色曲線對應於VOUT,藍色曲線對應於VREF

設計元件

5:儀表放大器。

6:運算放大器。

結論

當從感測器(例如現場變傳送器中的電磁流量計或生物電應用中的電極)擷取訊號時,目標訊號通常位於非常大的DC偏移之上。為了能更容易從這些感測器中擷取相關資訊,一種解決方案是實現AC耦合的測量訊號鏈,從而在消除DC偏移的同時放大AC訊號。

在反饋迴路中整合一個積分器電路,儀表放大器AD8237提供增益,AC訊號得以耦合,這些都在一個階段中實現。透過在輸入級消除DC偏移,該電路使得訊號增益在測量訊號鏈的輸入端即可應用,整體測量解決方案的折合到輸入端雜訊得以最小化。

加入LINE@,最新消息一手掌握!

發表評論