SPARC :薄膜沉積技術提高邏輯與DRAM性能

作者 : Aaron Fellis, Lam Research副總裁暨介電質ALD產品部門總經理

一種名為 SPARC 的全新沉積技術可用於製造具有改進電絕緣性能的新型SiC薄膜;它可以沉積超薄層,並且在高深寬比的結構中保持性能,還不受製程整合的影響,可以經受進一步處理...

晶片已經無處不在:從手機和汽車到人工智慧(AI)的雲端伺服器,所有這些設備的每一次更新換代都變得更快速、更智慧也更強大。創建更先進的晶片通常涉及縮小電晶體和其他元件並將其更緊密地封裝在一起。然而,隨著晶片特徵變得更小,現有材料可能無法在所需厚度下實現相同性能,因而可能需要新的材料。

Lam Research開發了一種名為SPARC的全新沉積技術,用於製造改進電絕緣性能的新型碳化矽(SiC)薄膜。重要的是,它可以沉積超薄層,並且在高深寬比的結構中保持性能,而且不受製程整合的影響,而能經受進一步處理。SPARC結合Lam的電漿技術與化學和製程工程,進一步擴展先進邏輯和DRAM的性能和技術。

提高邏輯元件性能

SPARC的一個關鍵邏輯應用是FinFET間隔層。如下面的流程所示,間隔薄膜沉積在前置結構的閘極和鰭片上。薄膜必須遵循現有結構的精確輪廓,並保持厚度一致(結構均勻性)。它還必須對其下的薄膜層具有出色的附著力,且沒有針孔或其他缺陷。此外,除了在閘極側壁的所需位置外,它還必須易於從其他任何地方移除。

薄膜本身有其要求。隨著電晶體持續微縮,閘極模組中的電容耦合增加,從而降低了整體電晶體的性能。SPARC碳薄膜是電絕緣性能更佳的絕佳新型材料,即所謂的「低k薄膜」,用於盡可能地減少這種耦合。現有的低k薄膜通常很脆弱,無法承受後續步驟中使用的強烈化學物質,因而導致整體晶片性能不佳。

SPARC技術提供均勻、堅固的低k薄膜,其厚度和特徵內部的成份都是均勻的。SPARC薄膜被輕柔地沉積,沒有直接對其下敏感元件造成損壞的電漿,它使用由具有遠端電漿和新型前驅體的獨特反應器產生之自由基來實現。相較於直接電漿增強原子層沉積(ALD)薄膜,它可以輕鬆調整薄膜成份,以更好地預防損壞,優化乾式或濕式蝕刻的選擇性。得到的薄膜很薄、無針孔,並且可以在晶片製造過程的其餘環節保持正確的矽碳(Si-C)鍵合結構,從而保持其介電性能和堅固。

隨著環繞閘極(GAA)架構的出現,SPARC技術的價值變得愈加明顯。新的內部間隔層應用需要一種材料來降低元件的寄生電容——即降低元件之間的干擾。該薄膜還必須在矽鍺通道釋放過程中作為外延處理的源極/汲極保護層。SPARC沉積的薄膜為該應用帶來了關鍵特性,包括低k值、均勻性、高圖案負載,均勻厚度,對矽基、氧化物、碳類型材料的出色刻蝕選擇性,以及元件中的極低洩漏。

同樣有利於DRAM架構

隨著元件的微縮,工程師們不斷努力減少位元線和電容器觸點之間的電容,以保持良好的訊號/雜訊位元感測。位元線深寬比的增加也使傳統的沉積方法難以成功。位元線電容的一個重要組成部份是位元線和儲存節點觸點(SNC)之間的耦合,隨著單位面積封裝越來越多的元件以降低DRAM成本和增加密度,該耦合正在增加。為了減少這種耦合,自1x nm技術節點以來,SPARC沉積的低k間隔材料至關重要。

 

理想的低k薄膜

使用SPARC或單個前驅物活化自由基腔室技術製造的碳化矽氧化物(SiCO)薄膜具備密度大、堅固耐用、介電常數低 ~ 3.5-4.9、洩漏率低、厚度和成份共形性極佳等特點。在250℃至 600℃的廣泛溫度範圍內,碳完全交聯,末端甲基極少甚至沒有,與其他薄膜(如SiOC、SiOCN 或 SiCN)相比,該薄膜具有熱穩定性和化學穩定性。

在SPARC SiCO系列中,遠端電漿體、獨特的前驅物和製程空間可實現廣泛的成份調整。此外,這些 SPARC SiCO薄膜在稀氫氟酸和熱磷酸等典型濕法化學物質中的WER (濕法刻蝕速率)為零,因此還提供近乎無限的濕式刻蝕選擇性。這些薄膜也是連續的且無針孔的,厚度低於普通替代的一半。

由於這些特性,SPARC SiCO薄膜在某些間隔物應用中實現厚度最小化,是個很有吸引力的選擇。鑒於其對高深寬比堆疊材料的顯著濕式選擇性或電漿體損傷預防,這些薄膜能夠形成氣隙,減少電容耦合,並保護高深寬比堆疊中容易氧化或損壞的製程元件。SPARC技術已被領先技術節點的所有主要邏輯/代工廠和 DRAM製造商採用。隨著整合度和性能擴展挑戰的提升以及深寬比的提高,下一個節點應用空間預計將增加。

本文原刊登於EDN China網站,Echo編譯

加入LINE@,最新消息一手掌握!

發表評論