X光繞射——半導體新材料特性分析利器

作者 : 張齊如,宜特科技材料分析工程處資深技術經理

從材料選擇到材料變更等階段,X光繞射(XRD)分析技術是晶圓代工廠、先進製程設備廠進行先進製程開發中不可或缺的分析利器…

半導體先進製程在材料選用、材料變更後,都必須經過嚴格控管,才能確認品質是否穩定。那麼該如何驗證新的材料特性呢?

當IC元件尺寸隨著摩爾定律不斷地縮小,而達到物理極限無法再進行微縮的情況時,能夠解決的方式就是改變使用的材料,可以藉由更換更合適的特性材料,進一步提升元件低耗電、高頻率的特性。

在半導體製程中,牽涉數百道的製程步驟,一旦更換了材料,就必須考慮製程設備是否也需改變,設備變更後所生產的樣品是否堪用、品質是否穩定符合原來IC設計的規格。因此,在挑選新材料的開發時期以及確認材料變更後的生產驗證,勢必要對此材料進行一連串嚴格的材料分析與控管,確認是否符合應有的特性要求。

本文介紹宜特材料分析實驗室在協助晶圓代工廠、先進製程設備廠進行先進製程開發中,從材料選擇到材料變更等階段中不可或缺的分析利器——X光繞射(X-ray diffraction;XRD)分析技術。

X光繞射分析」是透過X光與晶體的繞射產生圖譜,並從圖譜資料庫比對,即可推論出材料晶體的排列結構、晶體排列的方式和奈米晶粒大小,以及單晶、多晶薄膜材料的結晶性分析等,為評估材料特性的一種非破壞式分析技術。

改善RC delay,提升IC操作速度

半導體元件製程基本分為前、中、後三段,其中,在中、後段製程,與元件操作速度有關的是「金屬化連線」。

為了進一步降低電阻-電容延遲(RC Delay)時間,一是可選擇較低電阻金屬連線材料,其次則可選用低介電(Low-K)絕緣隔離材料。早期在節點0.1um元件的改變,即是金屬連線從鋁(Al)材料更換為銅(Cu),降低了約40%的電阻;製程設備也從「物理氣相沉積」(PVD)改為覆蓋率較佳的「化學氣相沉積」(CVD),另外也一直在選用不同性質的Low-K材料加以改善。

現在來到10nm節點(N10)以下製程,金屬連線Cu的電遷移與熱穩定等特性也由於線路更小而無法進一步改善,圖1說明當金屬線間距從20nm (N5)演進到12nm (N3)時,中間金屬銅受到阻障層(Barrier)與襯墊層(Liner)的壓縮,使得線路縮小至2nm,電阻值提高了近百倍(參見圖1)。因此,為了有效降低電阻勢必得再次面臨更換材料。

圖1:金屬線間距從20nm演進至12nm的電阻值變化。(資料來源:Paul Besser, ECS 2016

很多用在催化劑上的鉑族金屬(Platinum Group Metal;PGM—週期表所示Ru、Rh、Pd等)(參見圖2),以及一些過渡金屬如Mo、Co等,相關研究都著重於其是否可用於取代目前的內部連線金屬阻障層,其中,Co是第一個被採用作為金屬接觸栓塞(Contact plug)或襯墊層的材料。

所以,在研發階段又該如何判定新材料的特性能符合需求?當這些金屬材料製作成數十奈米厚度或更薄的極薄膜(Ultra-thin film)時,需經過高溫製程,是否後續仍可保有原始的物理特性,以及其結晶行為與電子傳遞的關聯性,就可以藉由在宜特材料分析實驗室基礎的非破壞性分析工具XRD提供相關材料特性。

圖2:元素週期表中的鉑族金屬

材料的結晶性如何影響電阻值

在材料的結晶方面,晶粒尺度除了與結構強度有關外,最重要的即是電性。一般隨著薄膜形成的厚度、溫度增加,相對應的晶粒會變大、晶界也就減少;當電子受晶界阻擋減少而移動變快時,電阻就會相對較低。

另外,隨著退火溫度升高,晶粒也會成長,而當金屬線尺度越來越小,晶粒成長受限,結晶的方向就會影響電子流動的速度。因此,在厚度數奈米以上的薄膜,使用低掠角X光繞射(GID)來分析結晶性就變得極其重要。

近來研究中最被看好的材料釕(Ru),因其高熔點、低電阻以及與Cu的附著性良好等特性,許多研究都在持續進行中。

圖3是厚度40nm的釕(Ru)薄膜,在經過不同溫度退火後電阻率與結晶性分析的GID圖譜,可以看到Ru (101)為優選方向,隨著溫度越高,(101)波峰的半高寬變窄,亦即晶粒尺寸變大,對應到的阻值也越小,即可驗證前面所提的理論。

圖4則是原子層沉積(Atomic Layer Deposition;ALD)成長極薄的5nm Ru薄膜,分別在常溫與400℃高溫處理後的GID疊圖,一樣可以看到在高溫處理後的Ru波峰也明顯變窄,即晶粒較常溫大。

圖3:Ru薄膜在不同退火溫度下電阻率(a)與XRD (b)的分析結果。(資料來源:American Chemical Society. 2021, 33, 56395651

圖­4:5nm Ru薄膜在常溫與400度高溫退火後的XRD分析結果比較。資料來源:Integrated Service Technology, Inc

與鍍膜速率相關的極薄膜厚度量測

此外,在ALD成長的極薄膜厚度,亦可利用XRD中的X光反射光譜(XRR)技術進行厚度分析,如5為在SiO2基板成長極薄膜Ru的反射光譜,經過軟體擬合(Fitting)的結果,除了可以看到Ru厚度是4.33nm,另外同時也可以分析Ru的密度,以及表面與介面的粗糙度。

圖6則為ALD製程鍍膜Cycle數,與使用XRR量測所得到的厚度趨勢圖,明顯看出鍍膜速率呈現的是非常線性的正比關係。以上這些利用XRR分析極薄模的結果,即可快速地分析研究,提供ALD製程改善的依據。

圖5:ALD成長極薄金屬膜Ru的XRR光譜圖與Fitting分析結果。資料來源:Integrated Service Technology, Inc

圖6:在SiO2基板上成長Ru薄膜的ALD鍍膜Cycle數與XRR分析厚度之間的關係。資料來源:American Chemical Society. 2021, 33, 56395651

非破壞性量測Low-k材料表面形成的電漿損傷

在相關新Low-K材料部份,也有許多製程技術的研發,其中Low-K材料必須經過雙鑲嵌(Dual-damascene)蝕刻、PVD金屬鍍膜或是表面處理清潔等,這些製程均會使晶片遭受到電漿的轟擊,容易發生嚴重的表面改質問題,即電漿損傷)衍伸IC缺陷導致故障問題。

圖7為在Low-k材料分別進行O2 (左圖)與He (右圖)的電漿轟擊後,從圖7 (左)TEM影像,可以發現在low-k上層形成一較暗色的層次,而圖7 (右),則是利用XRR分析出表面,形成一厚度約17nm、密度較大的緻密層。

很明顯地,透過XRR擬合結果一樣可以清楚得到電漿損傷後,表面所形成的這一層厚度、密度,甚至是表面與介面粗糙度。若是接著樣品需要進行後續的實驗,就不能去破壞,XRR即是唯一能滿足研發階段的最佳分析利器。

圖7:Low-K材料分別在O2 與He plasma處理後的TEM (左)與XRR (右)分析結果。資料來源:http://dx.doi.org/10.5772/intechopen.79494: Plasma Damage on Low-k Dielectric Materials

影響薄膜可靠度的殘餘應力分析

當Low-k與金屬膜材料重複堆疊且經過多次不同的製程條件後,就需確認薄膜受到的應力是否改變;尤其在薄膜厚度不同,堆疊薄膜密度的差異,就會產生內應力,再經過後續CMP製程的研磨,當局部有較大的應力集中時,極可能發生剝離或破裂的現象,因此就很需要了解其存在的殘留應力。

薄膜在經過不同的堆疊,晶格平面間距會受到擠壓或拉伸,因此可以透過XRD量測繞射峰角度位移量(Δ2θ)的分析應變手法,搭配一個常用的數學模式(sin2ψ method),即可求出殘餘應力。

圖8為Ru薄膜分別採用兩種不同的成長製程後,使用XRD分析Δ2θ後,所計算出來的殘餘應力,其中圖8 (上)為樣品A,求得的是2.06GPa的張應力(Tensile),圖8 (下)為樣品B,則是相對較小的0.83GPa張應力。

圖8:XRD分析兩種Ru薄膜殘餘應力的結果比較。資料來源:Integrated Service Technology, Inc

總括以上XRD與XRR在先進IC後段製程研發的助益之外,另外在前段的磊晶製程上可以經由HRXRD的分析技術,進行搖擺曲線(Rocking curve),或是倒晶格空間分佈圖(RSM)的結晶品質分析;其他諸如contact矽化物的結晶相、化合物薄膜結晶性與優選方向、多晶薄膜的殘餘應力,甚至多層薄膜厚度、粗糙度與密度等,都可以透過XRD相關分析技術尋求解答。

本文同步刊登於EDN Taiwan 2022年9月號雜誌

加入LINE@,最新消息一手掌握!

發表評論