利用SiC因應開關速度挑戰

作者 : UnitedSiC

開發人員現在可以使用最佳SiC FET額定電壓，讓電源轉換器電路加速至高頻，並獲得較小的濾波和功率級磁性元件帶來在體積、重量和成本的優勢...

電源轉換器中使用了不同技術的寬能隙半導體，並經常被拿來比較這些半導體的開關速度和邊緣速率。其速度越快，支援的工作頻率就越高、損耗越低，電源轉換器磁性元件就越小，這聽起來好像很美好。

但在真實世界中，更快的dV/dt和di/dt也會成為麻煩問題，讓您難以滿足EMI規格要求——極小的軌值或寄生電感以及電路電容會產生振鈴，而且如果必須添加多個昂貴的大濾波器來突破發射限制，寬能隙技術就變得沒那麼有吸引力了。振鈴還會導致電壓過衝，從而可能造成損壞，至少會降低電壓安全裕度，因而必須使用額定電壓更高或更昂貴的元件，而這通常伴隨更高的導電損耗。

邊沿放緩增加耗散

在實務中，必須控制邊沿速率以避免過衝應力，一個常見解決辦法是添加閘極電阻，而且通常會使用二極體閘極控制方法，讓電阻在打開瞬態和關閉瞬態具有不同的電阻值。

當然，這會降低電壓和電流邊沿速率以及內部電壓過衝，但是會增加關閉時的電壓/電流重疊，從而提高耗散的功率，而且毫不影響振鈴持續時間，該時間發生在關閉瞬態和閘極驅動穩定後。如果嘗試降低電感以儘量減小振鈴，也可能因為實際佈局而失敗，因為實際佈局需要實現安全分離並符合所選元件的封裝類型。

緩衝電路是領跑技術

一個更好的解決辦法是使用SiC FET，對於硬開關應用，這個辦法是跨整個元件使用小RC值的緩衝電路；而對於軟開關，則是在開關處使用電容器，並在整個直流(DC)鏈路軌使用RC緩衝電路。即使緩衝電路RC值小，也可以有效抑制振鈴，同時限制過衝並保持低損耗。圖1顯示在硬開關電路中緩衝電路將過衝值控制到與使用5歐姆(Ω)閘極電阻時相同，但其阻尼卻好得多。

相較於僅使用閘極電阻，關閉能量Eoff會減半，但是開啟能量Eon則會增加10%，因此，為了進行公平比較，我們比較Etotal的結果顯示整個緩衝電路方法更高效，同時能提高所需要的阻尼。在實際電路中，如果ID是40A，開關頻率為100kHz，則使用緩衝電路並且沒有Rgoff的40m Ω SiC FET會耗散10.9W功率，低於僅使用5 Ω Rgoff時。在這兩種情況下，Rgon都設為5Ω。對於軟開關應用，採用簡單電容器緩衝電路時損耗甚至會更低。

圖1：緩衝電路在硬開關電路中控制過衝。

從波形中可以看出，閘極電阻解決辦法還會增加從閘極驅動到漏極電壓上升之間的延遲，大約會從33ns延遲到104ns，而這會限制可以達到的最小工作週期和高頻轉換器電路的運行範圍。

SiC FET用戶指南加快緩衝電路值選擇

透過觀察振鈴波形可以輕鬆計算緩衝電路值，只需添加一個小的已知緩衝電路電容器C1，它的電容大約是SiC FET資料表輸出電容Coss的3倍，然後觀察頻率變化，再推斷出寄生電容C0，其中包含Coss、雜散電容和所有散熱貢獻。寄生電感L現在可以透過L-C諧振方程計算得出。可能的緩衝電路起始值為C1= 2 x C0，R=√(L/(C0+C1))。在UnitedSiC網站上可以找到建議值(參見：SiC FET使用者指南)，在這裡提供了各種產品在硬開關和軟開關的LLC和PSFB應用以及一系列頻率之建議值，可以調節這些值，以實現可接受的效率、電壓應力和EMI的組合。

因此，開發人員現在可以做好準備，讓電源轉換器電路加速至高頻，並獲得較小的濾波和功率級磁性元件帶來在體積、重量和成本的優勢。所有這些都需要使用最佳SiC FET額定電壓來完成任務，並讓所含EMI達到可控層級。

本文原刊登於EDN China網站，Frankin編譯

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名

訂閱EDN Taiwan電子報