台積電3nm製程和FinFlex技術揭秘

作者 : Majeed Ahmad,EDN主編

台積電(TSMC)可望如期在9月量產3nm製程,而Apple將成為其首家3nm客戶——Apple將在其今年稍晚發表的Mac電腦中採用台積電製造的M2 Pro處理器...

晶圓代工龍頭台積電(TSMC)據報導有望在9月推出備受期待的3奈米(nm)製程節點,而蘋果(Apple)將會是其首家3nm客戶——Apple將在其今年稍晚發表的Mac電腦中採用台積電為其製造的M2 Pro處理器。根據報導,其他預計採用台積電3nm節點製造晶片的半導體供應商還包括AMD、博通(Broadcom)、英特爾(Intel)、聯發科(MediaTek)、輝達(Nvidia)和高通(Qualcomm)。

這顯示了台積電較三星(Samsung Foundry)的更強勁優勢,Samsung Foundry在今年初聲稱即將大規模量產3nm處理器,而成為業界人矚目的焦點。然而,眾所周知,Samsung Foundry除了自家的Exynos處理器外,唯一值得關注的重要客戶是高通的Snapdragon智慧型手機處理器,而今也正與三星的Exynos智慧手機處理器直接競爭。

此外,相較於三星在其3nm節點轉向新的環繞式閘極(gate-all-around;GAA)製程技術,台積電決定在3nm製程技術繼續沿用FinFET技術,針對即將到來的2nm製程節點才轉向GAA製程。GAA製造技術由於具備高導電性而增強其晶片性能。

由於坊間媒體猜測其3nm製造製程即將延遲,台積電重申該製程將在2022年9月前準備就緒。還有媒體傳言,由於英特爾更改其即將推出的處理器設計,導致台積電可能因而推遲其3nm計劃。最終,這家全球領先的台灣半導體代工廠商得以堅持原定計劃,實現其於2022年下半年開始生產3nm的目標。

圖1:台積電的3nm製程節點基於FinFlex技術,可望從性能、電源或晶片面積方面為晶片設計人員提高靈活性,以及對其晶片設計的控制。(資料來源:TSMC

FinFlex技術

台積電的3nm製程節點(稱為N3)採用FinFlex技術,讓晶片設計人員可在一個模組內混搭不同類型的標準單元,以準確地最佳化效能、功耗和面積(PPA)。這一新功能特別有利於製造複雜的晶片設計,例如具有大量核心的CPU和GPU。

相較於台積電的5奈米節點(通常稱為N5),N3節點的初始版本預計將提升10%至15%的性能,並將功耗降低25%至30%,邏輯密度提高約1.6倍。但是,它對於某些晶片設計來說,所能担儛的良率可能低於預期。台積電計劃發佈具有改進製程的N3E節點,其電晶體密度略低,但將能夠支援大量製造(HVM)。

圖2:在N3E製程中,2-1 Fin可降低功耗和洩漏,而2-2 Fin則可提高性能。2-3 Fin提高時脈頻率以滿足更大的運算需求。(資料來源:TSMC)

最終,台積電將為其3nm節點系列添加N3P、N3S和N3X等製程版本。因此,值得注意的是,台積電之前還提供了同一節點的不同版本。然而,這一次,它採用新的FinFlex技術,讓晶片供應商以客製化其設計,從而提高3奈米晶片在不同領域的性能。換句話說,3nm製造製程將為每顆電晶體的鰭片數量提供不同的變化版本。

雖然3nm製程技術和最的製程節點將於下個月啟動,但這些變化版本預計要到2023年和2024年上線。

編譯:Susan Hong

(參考原文:A closer look at TSMC’s 3-nm node and FinFlex technology,by Majeed Ahmad )

加入LINE@,最新消息一手掌握!

發表評論