首頁 » EE人生 » 設計缺陷？　555計時器的電流突波問題

設計缺陷？　555計時器的電流突波問題

作者 : Larry Stabile

流行數十年的555計時器，業界不知曉的工程師應該寥寥無幾！幾乎所有的數位電路教材中都有該晶片的身影，要說是無所不在一點也不過份。然而，該電路卻存在顯著的輸出級電流突波(spike)的先天設計缺陷。原設計師曾設法進行改進以期修復缺陷，但最終未能實現…

故事要從我的一台電源開始說起。這是Southwest Technology所生產型號為143D的2A桌上型電源供應器，多年前在我購買一款工具套件中附帶提供的。儘管其外觀不太好看，但多年來使用在各種專案中的表現一直很理想。

NE555計時器應用十分廣泛，但我之前從未使用過。最近為了做一些實驗，考慮到有時候可能會需要使用振盪器，於是便買了幾片，因為對於設計振盪器而言，這似乎是一種最簡單的方法。

然而，當我開始試用時，搭配的是較舊但完好無損的143D電源，但令我驚訝的是電源供電失控了，過電流甚至將電流表卡住等等。所幸這台電源看來很堅固，並沒有被燒掉。我本想搞清楚是什麼原因，但當時我正在做其他一些電路工作，所以就先擱置了這些元件。

KYOCERA AVX 極性電容器產品介紹⚡️

發現555的設計缺陷

最近，我手邊有了一台型號為Siglent SPD303X的新電源。我決定再次試用NE555，雖然這次沒有讓電源癱瘓，但卻發現它的更多問題。

關於這個問題原本就有較完整的文獻記錄。一開始我不知道該怎麼做，因為這似乎是555的一個嚴重設計缺陷：圖騰式(Totem-Pole)輸出分別直接連接到正壓軌和接地，沒有任何類型的限流或特殊的開關定時，就讓兩個電晶體簡單地導通並汲取大電流。我曾經設計過許多專案，利用過的元件包括電晶體－電晶體邏輯(Transistor-Transistor Logic；TTL)、各類離散式電晶體、運算放大器、繼電器等等甚至更複雜的晶片，即使是使用我的舊電源也從未遇到過如此嚴重的突波(spike)。

實際上，許多人對此進行過追蹤，並清楚描述了這個問題。典型的報告是電流峰值持續100-200奈秒(ns)，可承受約300毫安培(mA)電流。這是晶片正常空載電流的10倍多。在沒有去耦電容器的情況下，電源電壓會下降一大半。我的情況也不例外；Siglent SPD3303X電源的功能非常好，可以看到這類壓降。

如圖1所示，我也進行了一些實驗。緊湊的佈局，產生的訊號相當純淨。除了電源外，示意圖中所示的所有元件都位於電路板上。峰值汲取相當大的電流，高達437mA，這與其他報告相符。

圖1：NE555測試設置：原理圖、示波器跡線以及電路板佈局。

我最近的其他一些實驗也包括三個頻率可能非常接近、獨立可調的自由振盪器。為了避免電流突波在計時器之間傳播寄生同步訊號，我選用了合適的電阻和電解電容對每個晶片上的電源進行了嚴格的濾波。雖然這降低了可用電源電壓，但也足以驅動下游元件。不過，遺憾的是，為了彌補這個問題，需要添加的元件比功能實際需要的要多。

NE555歷史

更重要的是，隨著深入地探索，我發現這款晶片有著迷人的歷史。

NE555計時器於1972年由Signetics公司(後來被飛利浦[Philips]併購)發表，瑞士電子工程師Hans Camenzind在之前兩年左右的時間為其設計。當年Jack Ward在對Camenzind的採訪中，他講述了完成設計的嘗試、與雇主的問題(他最終根據合同完成了設計，這在當時非常罕見)，以及Signetics行銷經理Art Fury成功推廣該產品上市的勇氣和信念。

Camenzind在採訪中談到該設計的內部評審。當然，輸出級是一個重要之處。當時類似的IC，如TTL閘試圖使用限流電阻器、二極體和定時來降低功率峰值。但NE555的目標之一在於驅動相當大的負載。因此，讓圖騰柱輸出分別直接連接到Vcc和地的決定可能是有意的。

雖然不清楚電源突波問題是什麼時候被發現的，但Camenzind很早就意識到最初的設計存在缺陷。他在1997年發表於《IEEE Spectrum》的文章「重新設計舊版555」(Redesigning the old 555)以及隨後在他的《設計類比晶片》(Designing Analog Chips, 2005)一書中對第2版555的描述，都同時列舉了缺陷以及改進方案，包括採用更好的偏置電路，以降低對電源變化的敏感性，並擴大電源電壓範圍；在比較器上添加平衡的主動負載，以提高精度和速度；還有採用新型小電流的電流模式觸發器，以減小開關時間。改進的主要總體目標是減小工作電流和降低所需的電源電壓；這些對輸出級也都有重大影響。

上述三個部分的示意圖如下圖2-4所示。請注意，後來的設計利用了當時可實現的更高設計密度。

圖2：原始版555計時器。（資料來源：Signetics Analog Applications Manual）

圖3：Hans Camenzind的第2版555。（資料來源：Designing Analog Chips）

圖4：Zetex ZSCT1555：555的低功率版本且其接腳相容。（資料來源：Zetex）

輸出級是上述文章和書中強調的主題之一。Camenzind甚至在書中說，「最重要的變化是輸出級」。第一篇文章中還提到Zetex ZSCT1555作為555的重新設計，並參照了文章中描述的概念。然而，在後來的《設計類比晶片》(Designing Analog Chips, 2005)一書中，並不清楚輸出電流要求是否已經確定：Camenzind提到了原始555的電流源和大汲取電流問題，並展示了第2版555的圖騰式輸出，但沒有明確說明新款晶片的輸出電流要求。他確實描述了控制電流和定時的各種改善，因此他聲稱電流突波問題已經解決。

另一方面，ZSCT1555的設計確實反映了第一篇文章中描述的大部份內容。文章和書中以及第2版的555都使用了‘Widlar Latch＇正反饋迴路。在第2版的555中，該電路由Q40、Q41和Q42組成。ZSCT1555顯然針對低功耗和低電壓應用。請注意，最低電源電壓是降低了，但輸出電流指標不對稱：其汲取電流是NE555的一半，達到100mA，但供應電流只能達到150µA，最高速度也低於NE555。在高壓側使用PNP集電極驅動輸出電晶體適用於低電流高壓，Camenzind在第一篇文章中明確提到所支援的大電流指的僅是汲取電流。然而，由於高壓側吸收電流不大，可見這將會消除電流突波。

儘管Camenzind寫得很清楚，而且毫不掩飾地公開，但市場上供應的產品還是最初的原555設計。CMOS版本似乎填補了一些低功耗的市場缺口。但生產「更佳」雙極555的努力都一直屈服於原始版本的壓倒性力量。

發明者意志VS.市場慣性

遺憾的是，直到如今，也就是說在原版555發佈的50年後，也是原設計師Camenzind離開我們10年後，第2版555也尚未生產，ZSCT1555也已經停產了，而有設計缺陷的NE555卻仍在廣泛使用！據報導，它是歷史上最受歡迎的晶片。

我可以想像到，工程師離開辦公室後，對修復設計缺陷的那種強烈欲望，這既是工程師的典範，也是對他們的一種魔咒！Camenzind顯然是一位優秀的設計師，不僅非常有創意，而且極有紀律，在設計中投入了大量的前端思想。但原版555的設計缺陷一定讓他感到困擾；在採訪中，他說對於555的改進沒有流行起來感到「震驚」。看來，他的創造物已經不再服從他的意志了！

相信我們都能想到類似的例子，儘管程度可能不及Camenzind的案例那麼重要。這足以說明：任何設計都必須「小心你想要的……」如果失敗了，可能會沮喪一陣子，然後再試一次、兩次、三次……如果最終成功了，欣喜之餘也必須記住，「把放出去的馬重新弄回馬廄可能更困難」！

(參考原文：The NE555 current spike ，by Larry Stabile)