為CSP GaN FET實現簡單高效的散熱管理

作者 : Stefano Lovati,Power Electronics News技術撰稿

本文展示晶片級封裝(CSP) GaN FET提供的散熱性能為什麼至少可媲美Si MOSFET,甚至更勝一籌。此外,針對PCB佈局的3D有限元素模擬提供實驗驗證,以支援進一步的熱分析...

氮化鎵(GaN)等寬能隙(WBG)半導體由於品質因數更佳,可提供比矽(Si)更高的功率密度,佔用的裸晶面積更小,因此所需的封裝尺寸也更小。假設元件佔用的面積是決定散熱性能的主要因素,那麼就可以假設降低功率元件尺寸會導致更高的熱阻。

本文將展示晶片級封裝(CSP) GaN FET提供的散熱性能為什麼至少可媲美Si MOSFET,甚至更勝一籌。GaN FET由於其卓越的電氣性能,尺寸可以減小,從而能在其溫度限制範圍內提高功率密度。本文還將針對PCB佈局的詳細3D有限元素模擬呈現此行為,同時提供實驗驗證以支援進一步的分析。

功率元件的散熱管理

電力電子市場需要越來越小、越來越高效和越來越可靠的元件。滿足這些嚴格要求的關鍵因素是高功率密度(能夠減少解決方案的佔位面積和成本)和出色的散熱管理(能夠控制元件溫度)。功率半導體散熱管理系統的三個主要要求如下:

  1. 熱量應能以足夠低的熱阻從元件傳導到周圍環境,從而防止結溫(TJ)升高超過規定限值。由於降額係數,TJ通常低於資料手冊中的值。
  2. 電源電路與周圍環境之間應提供電氣隔離。
  3. 由材料熱膨脹係數不匹配引起的熱致機械應力應被吸收。

最常見的功率元件散熱管理系統如1所示。它包括一個散熱器(將熱量從功率半導體傳遞到周圍環境)和一個電絕緣體(熱介面材料,TIM),電絕緣體用於將金屬散熱器從半導體接面分隔開。由於大多數介電材料的導熱率較低,因此需要在電氣隔離和熱阻之間進行權衡。

1:最常見的CSP GaN FET散熱管理系統。

在實際系統中,功率元件通常採用由多個金屬層和電介質層所組成的封裝,並安裝在也包括多個金屬層和電介質層的PCB上。該元件上還連接著散熱器,因此就非常複雜。儘管SMD元件的廣泛使用和封裝尺寸的減小使散熱管理變得越來越複雜,但由於採用了寬能隙半導體,現在可以在具有高性價比的電源轉換器解決方案中輕鬆實現2kW/in.3的功率密度5

採用CSP封裝、包括鈍化裸晶和焊球或焊條的GaN FET的推出,使散熱管理變得更加複雜,但也立即提高了性能、可靠性和成本。2顯示基於EPC2059 CSP GaN FET的半橋,其裸晶尺寸為2.8mm×1.4mm。影像的右側顯示帶有焊條的PCB底部。

2:標準PCB上的EPC2059 CSP GaN FET

儘管GaN FET降低的損耗足以確保在某些應用中進行適當的散熱管理,但大功率轉換器仍需要基於散熱器的解決方案(如1所示)。

散熱分析

安裝有散熱器的PCB和FET的橫截面如3所示。熱量可以通過多種途徑流動:它可以從裸晶頂部流出,從裸晶的四個側面流出,然後通過PCB銅箔,將熱量散佈到TIM和散熱器。儘管與半導體晶片相較,TIM通常具有相對較低的熱導率,但最後的散熱路徑仍然很重要。

Multiple heat flow paths from the device to the heatsink.

3:從元件到散熱器的多條熱流路徑。

4顯示了用於FEM分析的系統簡化模型,而5顯示了基於EPC2059的FET模型。

Simulation Model.

圖4:模擬模型視圖。

圖5:模擬溫度曲線。

模擬基於三個參數:FET頂部與散熱器底部表面之間的距離、TIM的熱導率,以及所應用的TIM的半徑。模擬結果如67所示——在6中,從FET結到散熱器表面的熱阻值Rθ,JS隨TIM直徑而變化,而在7中,Rθ,JS則隨TIM圓柱體圓形橫截面的面積而變化。

Predicted Rθ,JS as a function of the TIM diameter.

圖6:Rθ,JS預測值隨TIM直徑的變化。

function of the TIM area.

圖7:Rθ,JS預測值隨TIM面積的變化。

6的曲線顯示,低kTIM材料的峰值和平均值之間的差異更大,這表明大部份熱量會經由元件底部的焊條流出。

應該注意的是,7中的曲線顯示在4到5mm直徑之間有一個拐點,而在8mm以上,Rθ,JS沒有進一步增加。因此,對於kTIM=10W/mK的情況,主要好處發生在TIM面積約為20mm2以下;對於kTIM=3.5W/mK,則出現在TIM面積為30mm2以下。當裸晶到散熱器的間隙減小時,拐點向左移動,Rθ,JS值減小。

實驗結果

實驗裝置基於的PCB與散熱模型所用的相同,如8所示。一個熱電偶放置在銅散熱器中心鑽出的小孔中,而第二個熱電偶則安裝在散熱器的另一面上。

Test pcb.

圖8:測試PCB。

此處使用了開爾文(Kelvin)連接測量高壓降。知道了這一點和提供的電流,就可以準確測量FET有源區的功耗。為了測量GaN FET結溫,此處使用了低熔點焊料將帶有美規36號絕緣引線的K型熱電偶與FET底部接觸起來。

9中的表格將測量結果與模擬模型產生的峰值和平均值進行了比較。對於kTIM=3.5W/mK,實測結果和模擬值非常相似。然而,對於kTIM=10W/mK,誤差明顯更高。進一步的分析表明,這個誤差部份是由於在模擬中沒有考慮阻焊層所致,因為這會隨著kTIM的增加而產生越來越大的影響。

measured and simulated thermal resistance values.

圖9:熱阻測量值和模擬值之間的比較。

(參考原文:Simple and Performant Thermal Management Solution for CSP GaN FETsby Stefano Lovati)

加入LINE@,最新消息一手掌握!

發表評論