MRAM技術:從太空應用到統一的快取記憶體?

作者 : Sebstien Couet ,imec MRAM專案經理

MRAM由於以磁場驅動的開關無法微縮至更小尺寸,長久以來侷限於太空等利基應用。隨著近年來各種MRAM類型出現,依據其讀取速度、可靠性和功耗針對不同應用權衡…

磁阻式隨機存取記憶體(MRAM)是一種非揮發性記憶體技術,主要依靠兩個鐵磁層的(相對的)磁化狀態來儲存二進位資訊。近年來出現了不同特性的MRAM記憶體,使得人們對於把MRAM用於快取記憶體以及記憶體內運算(IMC)的興趣日漸增加。

本文討論各種MRAM家族成員——包含自旋轉移力矩(STT)、自旋軌道力矩(SOT)、電壓控制(VCMA-SOT和VG-SOT)以及磁域壁(domain-wall)等MRAM記憶體的挑戰與前景。另一方面也突顯了imec的關鍵角色,也就是開發一個與CMOS相容的300mn平台,讓MRAM的技術得以邁向下一個階段。

轉變中的記憶體景象

記憶體是電子系統中關鍵的零組件之一,能滿足各式各樣的需求——從資料儲存、快取、暫存到最近的記憶體內運算。過去幾十年來,記憶體產品的面貌未曾改變,從快取到儲存都有清楚的層次結構。靠近中央處理器(CPU)、快速且具揮發性的嵌入式靜態隨機存取記憶體(SRAM)是最主要的記憶體。在晶片上還有較高階的快取記憶體,通常是由SRAM或嵌入式動態隨機存取記憶體(DRAM)技術所組成。遠離CPU之外的晶片,你主要會看到DRAM晶片作為工作用的記憶體,非揮發性的NAND快閃記憶體(Flash)用來儲存,磁帶則做為長期的存檔應用。一般而言,距離CPU較遠的記憶體比較便宜、速度較慢、密度越大且較不易揮發。

儘管記憶體密度有著大幅度的改進,所有這些記憶體都在努力跟上效能日益增加的邏輯晶片和龐大的資料成長率,並驅動著對於獨立和嵌入式應用的替代性記憶體技術之探索。新興的選項從針對快取級應用的新技術、改善DRAM元件的新方法、彌補DRAM和NAND技術間差異的新興儲存級記憶體,以及改善3D-NAND儲存裝置和檔案類型的應用等解決方案。這些新興記憶體的其中之一就是MRAM。

MRAM研究的初期:從實驗室到太空

DRAM和NAND快閃記憶體等傳統記憶體利用電荷來儲存二進位資料(0或1),而MRAM則利用了鐵磁層的集體磁化狀態。其核心元件是磁穿隧接面(MTJ),其中的薄介質層夾在磁性固定層和磁性自由層之間。記憶體單元的寫入是透過切換自由鐵磁層(即MRAM位元單元的「儲存」層)的磁化而實現的。讀取時,MTJ的磁阻則經由電流通過接面而加以衡量。這種穿隧磁阻(TMR)可以高或低,主要根據自由層和固定層的磁化相對方向(即平行或不平行,代表1或0)來決定。

MRAM TMR read operation

1MRAM TMR讀取的運作原理。

當然,MRAM並不算是新技術:其發展可以追溯到好幾十年前。它的第一個應用(例如切換模式的MRAM)是依賴磁場驅動的開關,其中一個外部磁場被用來切換和寫入記憶體的位元單元。這個磁場是經由使電流通過銅線所產生的。這是一項很好的工程技術,但是以磁場驅動的開關無法微縮至更小的尺寸——隨著電路線尺寸減少,達到所需磁場的必要電流隨之增加。因此,該技術永遠無法產生高密度的MRAM應用,而只能侷限在一些利基型的應用上,如太空——目前仍在使用中。在太空的應用中,可以充份發揮磁場驅動技術的好處:它極其穩定且可靠,而且能夠在惡劣的輻射環境下運作。

過去幾年來,新的寫入技術已經被提出來——包括熱輔助的開關。然而,這到目前為止還沒有獲得任何巨大的商業成功。

MRAM的利基市場

大約在20年前,隨著STT-MRAM的發明,MRAM邁出了商業化的重要一步。除了傳統的MRAM,STT-MRAM利用電流誘導自由磁層的切換。經由使電流通過固定磁鐵層,可以產生一個自旋極化電流——其中有更多的電子可以自旋向上或自旋向下。如果這個自旋極化的電流被導到自由磁鐵層,角動量就能夠移轉到這一層(「自旋轉移力矩」),從而改變其磁性方向。

第二個突破來自材料面,當鐵磁性的鈷鐵硼(CoFeB)被用來當作固定和自由磁性層的材料,以及用氧化鎂(MgO)作為電介質屏障的時候。利用這些材料,使得裝置的效率得以提升,特別是表現在更高的穿隧磁阻。經過多年的研究,第一批以STT-MRAM為基礎的產品已於2015年左右問世,首先作為供DRAM和固態硬碟(SSD)所用的非揮發性暫存器,接著用來取代嵌入式Flash。自此之後,主要的晶圓代工廠和工具供應商持續投資大量的研發資源於(嵌入式) STT-MRAM。

STT-MRAM取代SRAM快取記憶體?

快取記憶體通常是很小型的記憶體,靠近處理器以便快速地存取資料。此一類型的記憶體通常是由不同快取層所組成的層級結構。快取記憶體的角色通常由高速且具揮發性的SRAM來扮演。多年來,SRAM位元單元(通常由六個電晶體所組成)已經大幅微縮以增加記憶體的密度以及快取的容量。但在10nm技術節點以下,由於記憶體在未啟動(洩露)時的功耗增加,以及可靠性等問題,使得SRAM的微縮變得相當具挑戰性。

經過多年來MRAM的研究,STT-MRAM已經有望成為快取SRAM的替代方案——這樣的演化將使得STT-MRAM得以突破利基市場。它在本質上是非揮發性的,也就是說當系統關機時,仍舊能夠保留資料。這有效地解決了SRAM記憶體在不啟動時「洩漏」能量的問題。

在2018年的IEEE IEDM會議上,imec展示了在5nm技術節點導入以STT-MRAM作為最後一層(L3)快取記憶體的可行性。這個分析是以設計-技術的協同最佳化和矽驗證模式為基礎的,並揭露了STT-MRAM能夠符合在高效能運算領域中對於最後一層快取記憶體的效能需求。此外,STT-MRAM單元僅佔SRAM巨集43.3%的面積;以高密度記憶體單元來看,STT-MRAM也比SRAM更具有能源效益。

Energy comparison between SRAM and STT-MRAM

2SRAMSTT-MRAM在不同尺寸間的能量比較。

遺憾的是,該技術並不足以擴展其操作達到更快速、更低層級(L1/L2)的快取記憶體上。首先,相較於SRAM,其寫入過程仍舊相對地效率不足且時間較長,對於切換速度(無法比5ns更快)造成既有的限制。其次,為了通過薄電介質屏障,必須提高速度,但這相對地增加流經MTJ的電流,造成了嚴重的應力且導致裝置的耐用性降低。

這些可靠性的問題,加上快速切換速度而額外增加的能量,使得STT-MRAM記憶體並不適用於L1/L2快取的運作——這需要低於奈秒級(sub-ns)的切換速度。

因此,半導體產業長久以來致力於來尋找方法解決這些問題,從而帶來了各種新的MRAM產品。這些MRAM產品都依賴於同樣的機制來讀取位元單元(即透過測量TMR),但在寫入記憶體單元的方式各有不同。根據寫入機制的不同,這些新產品至少有某一項指標會有較好的表現,包括可靠性、速度、功耗和/或耗用面積等。

除了探索架構和材料方面的創新,imec等研究機構並著眼於開發相容於CMOS相容的基於300mm整合流程,讓這些MRAM產品更易於製造。該團隊聚焦於具有垂直磁化的MRAM類型裝置,因為相較於平面磁化技術,它更具備擴展的潛力。

SOT-MRAM:可靠、快速、節能,但體積大

從架構的角度來看,STT-MRAM和SOT-MRAM的最大差別在於電流注入的幾何表現。在STT-MARM元件,寫入記憶體所需的電流垂直地注入MTJ。而在SOT-MRAM,則是在相鄰SOT層(通常是重金屬)的平面上注入電流。以物理學來看,自由層的切換如今依賴於從重金屬的電子到磁儲存層的軌道角動量之轉換,並進一步透過霍爾效應(Hall effect)和Rashba相互作用的輔助。主要的優勢是什麼呢?由於電流注入的幾何結構,讀取和寫入路徑分離,顯著地提高了元件的耐用性和讀取的穩定性。它還消除了存在於STT-MRAM裝置已久的固有切換延遲。

儘管SOT-MRAM元件運作已在實驗室中得到證實,imec率先在2018年展示如何利用CMOS相容製程,在300mm晶圓上全面整合SOT-MRAM模組。這也使得研究團隊得以比較在相同300mm晶圓製程下製造的SOT和STT元件之切換行為。儘管STT-MRAM運作期間的切換速度受限於5ns,但SOT-MRAM運作期間的可靠切換速度顯示可降低至210ps。SOT-MRAM展現了卓越的耐用性(>5×1010)和低至300pJ的運作功耗。在這些裝置中,磁穿隧接面包含由SOT/CoFeB/MgO/CoFeB/SAF組成的垂直磁化堆疊,並使用β相位鎢(W)作為SOT層。

在VLSI 2019,研究團隊提出了一項關鍵創新,能夠進一步地改善SOT-MRAM裝置的可製造性:無磁場切換的操作,減少了在寫入運作期間的外部磁場需求。磁場需要打破其對稱性,並確保決定性的磁化切換。如此一來,這個磁場是從外部被誘導的,代表著SOT-MRAM元件在實際使用時的主要障礙。

imec的解決方案包含在用於形成SOT層的硬光罩中嵌入鐵磁體。有了此鐵磁體,在磁穿隧接面的自由層能感應到一小部份均勻的平面磁場。除了保留SOT-MRAM元件的次奈秒寫入,這個方法也已經證實十分可靠。此外,它還允許磁穿隧接面的特性以及無磁場切換的特性分別地進行最佳化。

cross section view of the SOT field-free switching MTJ

3:帶有Co磁性硬光罩的SOT無磁場切換MTJ之側面TEM橫切面圖。

可製造性的另一個關注焦點涉及熱預算:處理磁性層的熱預算必須與整體製造流程相容。在VLSI 2021,imec展示了一款後段製程(BEOL)相容的SOT元件;它利用新的自由層設計,可提供更多的彈性以增加記憶體保存的時間。

雖然這些結果為最低快取層的SRAM提供了替代路徑,SOT-MRAM仍然存在一個主要的缺點:耗用面積。儘管具有類似柱狀結構的STT-MRAM是一種雙端元件,但SOT-MRAM則是三端的元件——將兩個電晶體合併到一個單元以及一個相對大的選擇器電晶體(以滿足寫入裝置所需的較大電流)。因此,迫切需要密度微縮方面的創新,使其成為SRAM在低層快取應用的真正競爭對手。

VCMA-MRAM:超低功率的冠軍

電壓控制的MRAM運作被探索作為進一步降低STT-MRAM功耗的方法之一。儘管寫入STT-MRAM記憶體單元透過電流執行,但壓控磁各向異性(VCMA)- MRAM則利用電磁場(在此是指電壓)執行其寫入作業——大幅降低了能耗。為了將自由層從平行(P)狀態切換到反平行狀態(AP)(或反之亦然),需要兩個基本元件:一個電場(穿隧屏障)以消除能量屏障,以及一個供實際VCMA切換的外部平面磁場。

儘管從能耗觀點來看極具前景,但是這種VCM-MRAM的寫入速度通常相對地緩慢。其緩慢的寫入運作與VCMA-MRAM裝置的單極特質有關:從平行轉換到反平行(P-AP)狀態,需要相同極性的寫入脈衝。因此,記憶體單元必須在寫入前被「預讀取」,以了解其狀態——這一順序顯著延緩了寫入運作。

2020年,imec介紹了獨特的決定性VCMA寫入概念,以避免預讀取的需要:透過在能量屏障中創造偏移,為區隔A-AP和AP-P的轉換導入不同的閥值電壓。這個偏移是透過在VCMA堆疊設計中,執行一個極小的(例如5mT)的偏移磁場(Bz,eff)而實現的。

Energy diagram

4(a)具有Bz,eff的能量圖,用於提議的決定性寫入,其中AP狀態比P狀態更穩定;(b)保留(Δ)作為Bz.eff.的函數。

第二個改進是,imec將磁性硬光罩嵌入於磁穿隧接面的頂端。這消除了VCMA切換期間對外部磁場的需求,提高了元件的可製造性,而不至於降低其效能。

由此所產出的元件製造利用imec 300mm的最新技術基礎架構,並經證實其與CMOS技術相容。可靠的1.1GHz (或是奈秒級速度)無外部磁場自由VCMA切換,因而只使用20fJ的寫入能量,達到高達246%的高穿隧磁阻以及超過1010的耐用度。這些改善讓VCMA-MRAM的效能超過STT-MRAM運作,使得該元件成為高效能、超低功耗和高密度記憶體運用的理想選擇。

仍然存在的主要挑戰之一是增加VCMA效應的範圍。在現有的材料組合下,它只能切換低保留度(retention)的自由層幾天到幾週。切換高保留度的自由層需要更高的VCMA效應,這仍有待材料方面的突破。imec正在其現有的300mn VCMA-MRAM平台上積極地推動這一領域進展。

VG-SOT承諾擁有一切

最近業界提出了一個新的寫入方案,它結合了VCMA和SOT效應的優勢:電流-閘極輔助的自旋軌道力矩MRAM元件(VG-SOT MRAM)。在此元件中,SOT效應再次負責切換自由層。但是VCMA頂層閘極現在輔助此一運作,作為MTI選擇器。這個篩選過程是透過施加電壓而執行的,隨後改變自由層的穩定性,從而改變其保留度。在此概念之下,人們可以思考多柱的單元結構(在共同SOT線路上有多個MTJ柱),其中一個VCMA頂層閘極選擇哪一個支柱被寫入。這個概念有望解決傳統SOT技術中的密度限制,這需要每個位元單元都有一個大型的選擇器。此外,如同傳統的SOT,VG-SOT能夠在次奈秒(sub-ns)狀態,進行快速的切換。因此VG-SOT具備的所有特性,讓它能夠在任何快取記憶體中發揮作用,從而有望實現真正統一的快取記憶體。

但是朝向產業應用的長路漫漫。這種元件的製造十分複雜,而且在多柱結構上的完整功能仍有待證明。imec正逐步地朝向此一目標,使用垂直的MTJ建構區塊,在單個3端元件上的VG-SOT概念已經成功地展現在300mm晶圓上了。imec現正準備利用相容於CMOS製程的步驟,致力於多柱裝置結構的全功能驗證。

相較於獨立的同類產品,VG-SOT元件的概念降低了在SOT和VCMA效率上對於材料屬性的要求。當然,來自材料面的創新仍舊是必要的,才能讓元件更有效率。如今,業界正在為SOT層探索具有更高自旋軌道轉換效果的新材料,旨在減少能耗。此外,目前也在尋找具有較大VCMA係數的材料。這個係數決定了當施加電壓時保持力的變化程度。此外,為了進一步提高TMR讀數,針對MTJ堆疊中氧化錳(MgO)替代方案的基礎研究更高度相關。

single-pillar and multi-pillar VG-SOT operation

5:單柱和多柱VG-SOT運作的原理。

VG-SOT MRAM用於記憶體內運算的潛力

利用VCMA輔助的多柱SOT-MRAM,也被視為是類比記憶體內運算用於實現多級深度神經學習權重的候選技術。

深度學習是機械學習的一個分支,其中人工神經網路——受人腦所啟發的運算——能夠從大量的資料中學習。神經網路包含一系列的隱藏分層,能夠對輸入資料進行轉換。在這些隱藏分層的節點中施加權重,網路內部的可學習參數會持續轉換這些輸入資料。類比記憶體內運算是實現神經網路權重時極具前景的架構性解決方案。為此,業界正探索不同類型的記憶體,包括具有大電阻值的低功耗、非揮發性電阻式記憶體。

SOT-MRAM承諾能夠滿足這些要求。由於具有單獨的讀取和寫入路徑,能夠在不影響寫入路徑的情況下增加MTJ堆疊的電阻。採用這種方式,可以取得一個非常大的電阻——也因此通過穿隧接面的電流很低。當利用多柱SOT-MRAM結構時,現在可以加總來自不同MTJ柱的電流(實際的記憶體內運算),總電流會產生可以做為輸入訊號權重的類比訊號。當來自不同SOT-MRAM單元的個別電流夠低時,最終加總的電流仍舊是可行的。

在VLSI 2021,imec首次展示了利用多柱SOT-MRAM (具選擇性VCMA-輔助寫入)來實現多級深度神經網路權重的可行性。在此實驗中,在一個SOT軌道上具有四柱的元件可被用於實現九級的權重。

展望:磁域壁元件

從長遠來看,imec探索其他不同的MRAM元件建置方式,並看好可提供更高密度的MRAM位元單元:磁域壁元件。這類元件的輸入資訊在磁域壁進行編碼,連接具有不同磁化強度的個別區域。這類元件採用沿磁軌運動的磁域壁來運作,並可透過自旋軌道力矩來控制此一動作。在此結構中,並不是每個位元單元都需要讀取感測器,因為磁域壁本身能夠導向讀取單元——這些單元只安裝在少數特定的位置。因此,僅能實現有限的讀數,從而顯著增加記憶體密度。

到目前為止,由於缺乏以奈米級對其進行讀寫的電子方式,因而還無法以實驗證實磁域壁元件的完整功能。imec可說是首次展示奈米級磁域壁元件的全面運作(在300mm晶圓上製造),利用特殊設計的垂直MTJ進行電子式讀取和寫入。

除了高記憶密度之外,在記憶體應用中利用磁域壁元件還有另一項優勢:磁域壁元件——以自旋和多閘的形式呈現——也被視為未來高效能邏輯應用選擇之一。但是,這麼做你需要一個讓邏輯和記憶體緊密結合的平台。當你可能在相同磁軌上潛在地連結邏輯元件和記憶體時,磁域壁記憶體即可在此發揮重要作用。

結論

這些年來,出現了各種不同類型的MRAM記憶體,它們在讀取速度、可靠性、功耗和使用面積方面進行權衡取捨。根據其獨特的屬性,可以針對不同的應用,例如STT-MRAM用於嵌入式Flash和最後一層快取,SOT-MRAM用於低層快取,VCMA-MRAM可供超低功耗應用。最後,VG-SOT MRAM則是終極的統一快取記憶體,兼具用於記憶體內運算的有趣特性。

(參考原文:MRAM technologies: from space applications to unified cache memory?,by Sebstien Couet )

本文同步刊登於EDN Taiwan 2022年6月號雜誌

加入LINE@,最新消息一手掌握!

發表評論