採用晶振控制的陡坡產生器設計

作者 : Gavin Watkins,Toshiba UK電子工程師

取自陡坡產生器設計的靈感,為HP 8620C RF掃頻振盪器產生線性晶體控制陡坡訊號…

本設計專案源於需要為HP 8620C射頻(RF)掃頻振盪器產生線性晶體控制陡坡(ramp)訊號,其靈感來自之前發表的陡坡產生器設計。這種設計存在兩個問題:它使用了非標準的16.384MHz晶體振盪器;其陡坡的下降/返回/消隱時間為零。

為了解決第一個問題,此處描述的陡坡產生器使用標準的10MHz時脈,因此可將其整合至現有的測試設置中。其次,大多數設備在開始新的掃描之前,需要有限的時間恢復至初始狀態。12所示的設計克服了這些問題。本文首先描述陡坡產生器部份,特別是其需求推動了時脈產生器的設計。

陡坡產生器

陡坡產生器的核心是一個由二進制計數器驅動的12位元數位類比轉換器(DAC)。DAC是離散式R-2R類型,因為在開發時沒有其它合適的DAC IC。這是由一組AND閘(三個74HC08)所驅動的,後者又由兩個74HC393雙4位元二進制計數器所驅動——其中之一又有一半未被使用。12位元的最大可能計數也就是4096個狀態。陡坡產生器的簡化原理圖如1所示。

圖1:陡坡產生器原理圖。

為了確定消隱時間,DAC僅在前4,000個狀態輸出陡坡。對於剩餘的96個狀態,其輸出保持在0V,這足以讓HP 8620C有足夠的時間返回到起始頻率並穩定下來。在陡坡階段,AND閘將計數器輸出傳遞到DAC。在消隱階段,AND閘被驅動為低電平,將DAC的輸入拉低,並將其輸出拉至0V。然後由一個雙輸入OR閘(兩個1N4148二極體和一個電阻器)和一個五輸入NAND閘(74HC300,其中三個輸入連接在一起)來監控計數器的輸出,並在消隱期間驅動AND閘的共同輸入。還有一個由NOR閘(74HCO2)構成的反相器以產生正向消隱脈衝,藉此就可用於調變示波器的Z輸入。

在消隱階段也可啟動DAC輸出端的電阻-二極體開關,從而將DAC的輸出拉到0V。而在陡坡階段,DAC的輸出經過運算放大器(op amp)放大,據此就可提供HP 8620C所需的10V訊號。

陡坡產生器可以在自由運行和外部觸發之間進行切換——如1中的外部觸發模式所示。在觸發模式下,由兩個或NOR閘組成的設定-重設(set-reset)鎖存器可以檢測消隱輸出的上升沿,從而對12位元計數器進行重設。只有當外部觸發到達時,設定-重設鎖存器才會重設,以便12位元計數器可以重新開始計數。

時脈產生器

內部或外部10MHz晶振參考被分成12個獨立的頻率,並由一個12路旋轉開關選擇,用於饋送到陡坡產生器。由於陡坡產生器只對前4,000個狀態而不是4,096個狀態產生陡坡輸出,因此可以使用74HC390雙十進制計數器的標準2、5和10的分頻比,如2所示。74HC390由兩個獨立的2分頻和5分頻計數器組成,配置如圖所示。每個輸出的時脈頻率連同其相應的掃描時間(括號內)一併標示在圖中。

圖2:時脈產生器原理圖。

上述解釋的一個例外是1ms的掃描時間,它需要4MHz的時脈。因此,第一個分頻器級是2.5分頻。這是透過利用5分頻計數器的最低有效位元而實現的。對於每五個輸入脈衝,它會產生兩個輸出脈衝:000、001、010、011、100、000、001、010和011等。該4MHz時脈的工作週期會逐一變化,導致1ms掃描時間的輕微抖動,但這只會在陡坡產生器計數器的最低有效位元體現出來,因此並不重要。可以使用具有50%固定工作週期的替代2.5分頻器,但更加複雜。

結果

陡坡輸出和消隱輸出的測量輸出波形如3所示,可以看出其精確週期為100ms,而且陡坡具有高線性度。

圖3:測量波形——黃色是陡坡輸出,綠色是消隱脈衝。

完整的陡坡產生器採用條狀銅箔麵包板搭建,並安裝在帶有整合電源的設備箱中,用以建構有用的實驗室設備。

(參考原文:Crystal controlled ramp generator,by Gavin Watkins)

本文同步刊登於EDN Taiwan 2022年6月號雜誌

加入LINE@,最新消息一手掌握!

發表評論