半導體生產良率的瓶頸居然發生在製程設備,如何透過材料分析,改善缺陷?
2022年開始,台積電(TSMC)、英特爾(Intel)、三星(Samsung)等半導體大廠的先進製程大戰如火如荼地展開,重砸資本支出在各項先進製程設備,如極紫外光(Extreme Ultraviolet;EUV)微影設備需求大增;若要在這場大戰奪得先鋒,關鍵在於產品良率(yield)是否能快速提升。
影響產品良率的因素非常多,本文作者將透過在宜特科技(Integrated Service Technology;iST)實驗室的相關經驗,聚焦於「先進製程設備的缺陷如何影響良率」,以及「如何透過材料分析改善缺陷」。
半導體積體電路(IC)製程隨著成本及技術的演進,晶圓尺寸很快地從四吋、六吋、八吋來到穩定的十二吋,而對於有效的IC晶粒(chip)數,「良率」(yield)一直是非常重要的關鍵指標。
因此,半導體製程上所使用的製程設備(如黃光、蝕刻、清洗、鍍膜、甚至承載與傳送機具…等),在重複的製作過程中,其真空腔體及內部零件也同時在經歷蝕刻(或鍍膜),而累積一段時間後,將會導致腔體汙染,或產生副產物掉落至晶片上影響良率。所以製程設備必須定期做清潔預防性維護(preventive maintenance;PM)或更換零件。
此外,元件線路尺寸也隨著「摩爾定律」(Moore’s Law)不斷地縮小至數奈米,更無法容忍製程設備所產生的副產物(或汙染),因此,除了需要提高PM的頻率外,相關設備零件也必須不斷地開發改良。以因應降低微粒的產生,而達到良率的提升。
目前影響奈米級先進製程生產良率,最重要的即是黃光製程的曝光設備。EUV曝光機所使用的光罩上,若有一微小的顆粒(particle) ,將導致整片晶圓上的所有晶片都形成固定的缺陷(defect),致使整片晶圓良率直接歸「零」,對於此狀況,晶圓製造過程中絕對是零容忍。
因此,探究這汙染異物如何在製作光罩時產生,就必須分析‘particle’或‘defect’產生的源頭;最直接的方式,就是可透過宜特材料分析實驗室的雙束聚焦離子束(Dual beam FIB)斷面觀察(cross-section),或是透過穿透式電子顯微鏡(Transmission electron microscope;TEM)來觀察更小的‘defect’。
如圖1中三種不同的缺陷來源,右上圖的‘particle’能量色散X射線光譜(Energy-dispersive X-ray spectroscopy;EDS)分析結果為掉落在最表面抗反射層(Anti-reflection coating)上含有元素C、O、Si成份的汙染;而右下圖的缺陷則是落在覆蓋層(capping layer)的位置。左下圖卻是在一開始光罩基材上的蝕刻殘留汙染,這些都可透過斷面EDS成份分析來判斷其產生的起源點,以提供光罩廠作為生產製程的改善。
圖1:光罩上污染或缺陷的斷面EDS成份分析。
蝕刻設備也是目前影響良率最主要的原因之一。蝕刻設備內有電漿產生器的電極板、承載晶圓的載台、真空腔壁及管路等,在進行離子蝕刻時,會通入含氟(F)等的氣體,將對腔體內的零件產生腐蝕現象,因此必須定期更換腔體零件。而在要求延長零件的使用壽命之外,如何降低(或甚至消除)副產物的產生也是重要的課題。
早期大部份的腔體零件一般使用SiO2、Al2O3作為表面保護層,然而,其與含氟(F)基的氣體反應卻會產生微粒、副產物等,且抗腐蝕效果不佳。後來的研究發現,氧化釔(Y2O3)材料可以大幅地改善,但仍無法完全有效地解決微粒問題;近年來研究相關的護層新材料,如Y2O3表面氟化處理、三氟化釔(YF3)、氟氧化釔(YOF)等,藉由嘗試不同的含氟基釔化物材料,進行蝕刻的耐久性測試。
此類的研究在表面護層的特性要求包括孔隙率、粗糙平坦度的分析,可使用宜特驗證分析實驗室的掃描式電子顯微鏡(SEM)或是原子力顯微鏡(AFM)來觀察表面的形貌與粗糙度。在經過蝕刻設備的腐蝕與可靠度測試後,可觀察表面形貌與粗糙度的改變之外,還可藉由分析表面是否有副產物的形成,比較前後的差異。如圖2中為Y2O3鍍層經過含氟基電漿蝕刻,分別使用SEM觀察其蝕刻前後的表面形貌與AFM分析粗糙度的差異。由AFM分析粗糙度的結果顯示,可以很明顯看到在蝕刻後平均粗糙度(Rms)從10.7nm降到6.5nm。
圖2:分別使用SEM與AFM觀察Y2O3鍍層在蝕刻前(a)與後(b)之表面形貌及粗糙度的差異。(Coatings 2020, 10, 637 Wei-Kai Wang, etc)
另外在鍍層的開發研究中,可以藉由宜特驗證分析實驗室的X光繞射(XRD)分析其鍍層產生的結晶相,以及與晶粒尺寸大小的關係。如圖3(a)是用XRD分析Y2O3鍍層在不同溫度的結晶性,另外藉由繞射峰的半高寬值(FWHM),計算晶粒尺寸得到圖3(b)的統計趨勢,可以看出晶粒尺寸是隨著基板溫度升高而變大,有助於提供鍍膜速率與品質的控制。
圖3:分析Y2O3鍍層在不同溫度上的結晶性與晶粒尺寸的關係(Coatings 2020, 10, 637 Wei-Kai Wang, etc)
至於針對表層數十奈米深度的成分變化,可藉由宜特驗證分析實驗室的X光光電子能譜儀(XPS/ESCA)分析其縱深及鍵結,以判斷此表面形成的副產物之厚度及化學態,進而判斷該材料是否具備抗腐蝕特性。如圖4為(a) Al2O3與(b) Y2O3這兩種不同鍍層在含氟基電漿蝕刻後表面XPS縱深分析的結果,明顯地可以看到Y2O3的表面F含量變多,有形成一層較厚的氟化副產物。
圖4:Al2O3與Y2O3 YOF二種鍍層在含氟基電漿蝕刻後表面XPS縱深分析的結果。(Coatings 2020, 10, 1023 Seungjun Lee, etc)
另外,也可以藉由高解析的宜特驗證分析實驗室X光光電子能譜儀(XPS/ESCA),來更精確地分析這層副產物鍵結的化學態,如圖5分別是解析(a)鍍層Al2O3的Al2p 能譜與(b)鍍層Y2O3的Y3d能譜的鍵結化學態,顯示在含氟電漿蝕刻後的表面確實分別形成Al-F、Al-O與Y-F、Y-O的化學鍵結,在Y2O3表層所含的Y-F鍵結量(紅色虛線下的面積)明顯是比Y-O的(綠色虛線下的面積)多,也說明了其氟化比是高於Al2O3的。
圖5:高解析XPS分析鍍層Al2O3 (a)與Y2O3 (b)在含氟電漿蝕刻後其表面Al2p與Y3d的鍵結化學態。(Coatings 2020, 10, 1023 Seungjun Lee, etc)
當然,如果進一步想要更精確地得知這層副產物的厚度、成份,則須採用TEM與EDS來進行高解像的微區觀察與分析。如圖6為Y2O3鍍層使用SF6電漿表面處理後的斷面TEM微區觀察,左圖可看出在用SF6電漿處理過的表面較緻密,右圖可看到在表層形成一層較厚的YOF層,推論這層會是抵抗後續含氟電漿蝕刻作用的最佳保護。因此在最新抗腐蝕材料YOF的研究,其相關鍍層技術也如火如荼的進行。
圖6:鍍層Y2O3使用SF6電漿表面處理後的樣品斷面TEM觀察(Coatings 2020, 10, 637 Wei-Kai Wang, etc)
此外,在後段製程設備中的化學機械研磨(CMP)也會影響產品良率。當金屬與介電層厚度尺寸更小、線路密集度更高時,CMP研磨蝕刻容易不均,進而形成殘留物,發生電路漏電等異常現象。
因此在CMP階段,需特別關注殘留或微粒產生。一般在CMP製程前後,可以藉由AFM來分析蝕刻變化或殘留痕跡等,作為後續改善的參考依據。如圖7為密集的銅線路在經過CMP製程後,使用AFM量測分析研磨前後的變化,除了進行蝕刻率的分析外,亦可觀察到研磨產生的微粒殘留現象,這些都是提供CMP製程參數調整的重要指標。
綜觀以上各種不同製程階段所需要的設備,均有相對應的材料分析工具可供解答,目的都是為了尋求最合適、最耐用的材料,促使先進製程設備達到零缺陷。
圖7:金屬銅線路在CMP研磨前(左)與後(右)的AFM分析結果比較。
關於上述大型設備零件的研究試樣(coupon),通常都需要裁切成10~20mm左右較小的尺寸,方能送進真空分析設備(如SEM、DB-FIB)進行觀察分析。iST宜特材料分析實驗室針對尺寸為6吋以下如光罩的試樣,均可直接進行DB-FIB的檢測、斷面、採樣與成份分析;此外,透過外部合作廠商,iST宜特材料分析實驗室也可提供大腔體SEM分析服務,提供承載12吋的零件無需額外破片,即可直接檢測,並同步進行EDS分析。
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術,都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家,透過專題演講、產品展示與互動交流,從元件、模組到系統,從概念設計到開發工具,深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點,並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@,最新消息一手掌握!