以具有RF PLL同步特性的SDR簡化天線校準
作者 : Danish Aziz，ADI現場應用工程師
本文介紹如何在大規模MIMO和相位陣列系統中使用具有RF PLL相位同步特性的SDR簡化天線校準...
本文著重介紹軟體定義無線電(SDR)中的射頻(RF)鎖相迴路(PLL)相位同步特性。這個功能有助於降低天線校準的複雜性，特別是對於採用大型天線陣列的系統。
相位同調訊號
相位同調性是波的一種特性，定義了單個波或兩個或多個波之間的物理量中存在的關係。在電子學中，物理系統處理連續波和時脈訊號的相位、頻率和振幅。一般來說，隨著時間流逝，如果兩個訊號之間的差別始終保持恆定不變和穩定，那麼這兩個訊號就是相位同調的。
圖1a顯示隨著時間不斷流逝，兩個訊號的相位。這兩個訊號表現出同調相位關係，因為它們之間的相位保持不變。圖1b比較了系統中的基準訊號在不同上電週期中的初始相位。從這個圖中，還可以看出在每次上電後，兩個訊號之間的同調相位關係。但是，在圖1c所示的示例中，相位是不同調的，因為在每次上電後，訊號都以隨機相位作為開始。
圖1：相位同調關係和不同調相位關係示例。
多通道和多天線系統的相位缺陷和消除
相位陣列和大規模MIMO系統具有多個天線和多個RF通道。從數位後端到天線陣列，在多平面上保持相位同調和時序同步，這是這類系統的主要要求。例如，在介質存取級別需要訊框同步，數位介面需要同調性(例如，確定性延遲)，在多個轉換器或晶片對多個通道進行採樣時需要同步，要產生RF，需要多個本地振盪器(LO)之間相位同調，以及需要天線陣列的各元件之間保持確定性相位關係。因此，在不同階段保持同調關係非常重要。但是，因為一些現實因素，這一任務非常具有挑戰性，例如元件與元件之間的差異、印刷電路板(PCB)上的線路、元件之間的非線性、耦合效應、分頻器比率、硬體老化、時脈漂移、溫度漂移，以及本地振盪器漂移。
如果一個系統中使用多個RF本地振盪器，還需要注意本地振盪器相位漂移會隨通道和時間的變化而變化。使用不同的架構可以產生同調的RF LO訊號。
RF LO分佈：LO訊號由一個共同的LO產生，然後分佈在系統中。但因為頻率較高，這進行起來並不簡單，損耗和RF耦合使其變得相當困難。
參考時脈分佈：為了避免RF損耗，會在本地產生LO訊號。但是，由於PLL或壓控振盪器(VCO)之間存在差異，要同步單一產生的LO訊號，還需要付出更多努力。
圖2顯示了一個多通道和多天線RF子系統架構示例，該架構是基於整合式收發器晶片。其中包括一個晶片上頻率合成器(一個PLL)和一個VCO，用於產生RFLO。參考時脈在收發器晶片外部產生，然後分別分配給每個晶片的元件時脈輸入。在晶片上完成對參考時脈的進一步擴展和分配。圖2分解顯示從系統參考時脈到天線的傳輸路徑。該路徑可以分為不同的頻段，每個頻段都造成傳輸延遲。傳輸延遲的變化會引起系統相位差的變化，從而影響系統的相位同調性。
圖2：多通道和多天線系統中的相位缺陷來源。
採用校準技術來消除這種真實缺陷。透過使用校準方法，我們確定未知因素，然後加以校正。在相位陣列和大規模MIMO系統中，由於相位差的存在，各個RF通道的頻率回應各不相同。此外，它本質上是隨時間變化的。透過出廠校準，可以補償系統中可以測量的靜態因素。使用初始校準，可以消除與部署相關的因素，在系統每次啟動時，也可以運行這種校準。為了消除動態和時變因素的影響，需要定期對天線進行校準。除了溫度漂移外，LO相位漂移也是這樣一個動態因素，會隨通道和時間變化。如果在運行期間執行這些校準，它們會消耗寶貴的系統資源，例如時間頻率。因此，產生了一個優化問題：用最少的資源進行校準，以最大化系統性能。
使用RF PLL相位同步特性簡化校準
採用ADI RadioVerse產品系列中的ADRV9009 雙通道、高度整合的軟體定義無線電是。它提供兩個發射和兩個接收通道，分別將數位IQ位元轉換為RF和將RF轉換為數位IQ位元。它基於零中頻架構，該架構能夠大幅降低系統功耗，並提供卓越的發射機和接收機RF性能。此元件可在不使用外部元件的情況下，使用晶片上功能產生完整頻率。其中包括三個晶片上頻率合成器，RF LO合成器為其中之一。每個合成器都有一個整合式VCO和一個迴路濾波器。在整個受支援的頻率範圍內產生頻率時，這種高度整合和卓越性能能提供很高的彈性。
在數位端，ADRV9009採用JESD204B協定作為執行數位資料傳輸的序列介面。它利用JESD SYSREF訊號，從內部支援多晶片同步。因此，可以創建大規模相位陣列和大規模MIMO系統。
除了多晶片同步，ADRV9009還提供RF PLL同步特性，使內部產生的LO訊號具有相位同調性，且與採用的參考時脈一致。基於這個特性，可在大規模系統中輕鬆實現以下這些功能：
- 上電時相位同調：在每個上電週期，實現恆定不變、確定性和穩定的相位值。
- 運行期間相位同調：在啟動之後追蹤相位值。
- 多元件之間相位同調：進一步支援多晶片同步。
校準演算法需要佔用數位硬體中的計算和記憶體資源。例如，演算法通常在基頻處理鏈中實現，並利用FPGA/DSP資源。這個特性間接降低了系統校準所用的功耗和資源。因此，啟用該特性可以優化整個系統的性能和效率。因為複雜的校準演算法，系統從啟動到達到穩定狀態需要更長的時間。可以透過在啟動時啟用RF PLL同步特性來大幅縮短這個時間。會定期執行校準程式，以追蹤LO相位中的漂移，尤其是溫度導致的漂移。否則，這些漂移會影響多天線系統的波束成型模式。借助RF PLL同步追蹤特性，可以最小化校準頻率，同時保持所需的波束成型性能。可以使用四種模式來控制相位同步特性：
- 模式1：禁用晶片上RF PLL同步特性。
- 模式2：啟用RF PLL同步，僅用於初始化。
- 模式3：在初始化時執行RF PLL同步，僅進行一次追蹤。
- 模式4：連續追蹤RF PLL相位。
圖3顯示在多晶片和多通道環境下，在多次上電時測量得出的相位差結果。測量設定使用兩個完全相同的評估板產生4個RF通道，其中一個是 ADRV9009-W/PCBZ。利用向量網路分析儀，測量每個上電週期中發射機輸出訊號之間的相位差的變化。
圖3：透過RF PLL相位同步週期，進行發射機輸出相位比較(RF調諧頻率 = 1800MHz)。
測量五次上電週期的值，並在不同運行模式下比較這些值。啟動系統時，未啟用RF PLL同步特性。可以看出，在每個上電週期，相位都是隨機的。在啟用RF PLL同步特性之後，所有5個相關相位值轉換為公差為±2°的可重複值。啟動連續追蹤之後，它以一定的延遲來保持該相關相位值。這種延遲導致相關相位增大1°至2°。所以，從圖中可以看到少量漂移。利用此特性，可以在確定性公差內實現穩定的相位值。這會降低動態因素帶來的影響，並簡化系統的整個同步和校準過程。
結論
使用先進的高度整合式軟體定義無線電(如ADRV9009雙通道收發器)建構大型天線陣列系統，可以透過其RF PLL同步特性來簡化天線校準，並可根據應用要求提供各種運行模式，以及使用軟體API功能來輕鬆控制和配置該特性。
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
