首頁 » IC/電路板/系統設計應用 » 第三代半導體明日之星—碳化矽功率元件近況與展望

第三代半導體明日之星—碳化矽功率元件近況與展望

作者 : 崔秉鉞，陽明交通大學電子研究所教授

SiC元件在電動車的系統應用主要是逆變器、車載充電器(OBC)以及直流變壓器等。相較於傳統矽基模組效能，其可減少約50%電能轉換損耗、降低20%的電源轉換系統成本，並能提升電動車4%左右的續航能力

近年來有關第三代半導體的市場題材相當多，其中最令人矚目者，當屬碳化矽(SiC)功率元件在電動車的應用商機了。SiC元件在電動車的系統應用主要是逆變器、車載充電器(OBC)以及直流變壓器等。相較於傳統矽基模組效能，其可減少約50%電能轉換損耗、降低20%的電源轉換系統成本，並能提升電動車4%左右的續航能力。

目前電動車技術在世界各國淨零碳排政策強力帶動下，已成為未來10年全球汽車產業的發展重點，許多大廠爭相投入此領域布局。例如鴻海集團在2021年斥資37億元進駐竹科，藉由併購旺宏6吋廠成立全資子公司「鴻揚半導體」，作為其SiC研發中心，打造完整的電動車供應鏈。另外，繼2018年特斯拉(Tesla)率先把SiC元件整合到Model 3量產車款內，包括通用汽車(GM)和福斯(Volkswagen)等，也都已宣布將在2022年新車款引入SiC相關技術。而意法半導體(STMicroelectronics)與雷諾日產三菱聯盟(Renault-Nissan-Mitsubishi Alliance)及比亞迪(BYD Auto)也已達成戰略合作協議，長期為其車載充電器提供SiC元件。雷諾日產三菱聯盟預定於2030年前推出多達30款電動車，投資金額將超過200億歐元，藉以搶進在電動車領域的市佔率。由近期市場動態可以清楚預見，SiC功率元件將快速成為車用半導體產業的明日之星。

加速HPC未來: 224G以太網IP推動力⏩參會有禮贏無線耳機！

閎康科技(MA-tek)於本期特別邀請在第三類半導體研究領域頂尖學者崔秉鉞教授，為「科技新航道—合作專欄」撰文介紹SiC功率元件的發展概況與技術趨勢，與讀者分享此一重要科技領域的學術研究進展。更多閎康「科技新航道 | 合作專欄」專題文章：

高溫與高崩潰電壓耐受力—碳化矽的絕佳優勢

功率半導體元件廣泛應用於電力系統、電源供應器、汽車電子、馬達控制、無線射頻(RF)系統、通訊設備或薄膜電晶體液晶顯示器等方面。由於矽(Si)價格低廉且技術成熟，目前絕大多數的功率半導體元件均為Si元件。然而，因為Si的能隙只有1.12eV，在高功率應用時，有一些基本限制，包括低崩潰電壓、高特徵導通電阻(R_on,sp)、高逆偏漏電流、低工作溫度等，也因為耐壓以及導通電阻的限制，在高功率應用時，必須使用雙載子元件例如PiN二極體(PND)或是絕緣閘極雙極性電晶體(IGBT)，以取代單載子元件，如蕭特基位障二極體(SBD)和金氧半場效應電晶體(MOSFET)，這也使得功率與速度無法兼顧。基於以上因素，碳化矽(SiC)、氮化鎵(GaN)等寬能隙(WBG)半導體材料在近十年備受矚目。

SiC有250種結晶型態，其中的4H-SiC已經確定是最適合製作高功率半導體元件的結晶相。4H-SiC的能隙是3.25eV，即使在300℃，本質載子濃度仍低於室溫下的Si，所以很適合在高溫環境操作；4H-SiC的臨界崩潰電場比Si高10倍，可以在高10倍的摻雜濃度下，達到10倍的崩潰電壓，因為摻雜濃度提高、載子漂移區縮短、特徵導通阻抗可以降低100倍以上。GaN的載子遷移率比4H-SiC高，可望有更高的工作頻率以及更低的導通阻抗，而4H-SiC的導熱係數比GaN大三倍，適用於高功率且高溫環境。

圖1：SiC的材料和物理特性，以及這些特性在高功率系統的應用優勢。

碳化矽功率元件的應用

高功率元件在應用時，功率元件的額定電壓(rating voltage)必須大於系統電壓。以電動車為例，目前主要的電動車電池電壓是400V，但是考慮功率模組的可靠度後，實際使用650V等級的功率元件。

圖2顯示FIT=100的系統電壓和額定電壓的比例，系統電壓愈高，系統電壓和額定電壓的比例愈低，表示需要更高崩潰電壓的功率元件。當電動車電池電壓提高到800V時，需要使用1.2kV等級的功率元件。

圖2：故障率FIT=100的應用電壓和額定電壓的比例。

時至今日，歐美日等SiC元件大廠，例如STMicroelectronics、Infineon、Wolfspeed、Rohm等公司均有成熟的650V、1.2kV等級的SiC MOSFET產品，廣泛應用於電動車和充電設施。更高電壓的應用或是更惡劣的應用環境，例如風力發電機的電壓雖然低於1kV，但是需要使用1.7kV等級的功率元件，太陽能發電趨勢會提高到1.5kV，屆時將需要3.3kV的功率元件。其它如軌道運輸、高速鐵路、智慧電網、工業馬達等，也都會需要3.3kV甚至更高額定電壓的功率元件，如圖3所示，日本的新幹線最新的N700列車就是採用3.3kV的SBD。

圖3：SiC高功率元件的應用領域。

蕭特基位障二極體(SBD)

分離式的功率元件，基本上分成整流用途的二極體以及開關用途的電晶體，因為要導通大電流，故以垂直結構為主。SiC功率元件發展的軌跡基本上是跟隨Si功率元件，最先進入量產的是SBD類型的二極體，根據細部結構的不同，有蕭特基位障二極體(SBD)、接面位障蕭特基二極體(JBSD)、溝槽式接面位障蕭特基二極體(TJBS)等，其結構示意圖如圖4所示，雖然還有微調優化的空間，但已是成熟的元件。因為SiC的SBD崩潰電壓可以涵蓋Si的PND，既然SBD的速度高於PND，SiC的PND要在更高壓的應用上才需要使用，Si和SiC功率元件的種類和適用的電壓範圍如圖5所示。

圖4：SBD類型二極體的結構示意圖。

圖5：Si和SiC功率元件的種類和適用的電壓範圍。

金氧半場效應電晶體(MOSFET)

高功率MOSFET有兩種結構，第一種是平面通道的垂直雙植入金氧半場效應電晶體(Vertical Double-implantation MOSFET；VDMOSFET)，其剖面結構如圖6(a)所示；第二種是垂直通道的溝槽式閘極或稱U形閘極金氧半場效應電晶體(UMOSFET)，其剖面結構如圖6(b)所示。VDMOSFET的優點是製程比較簡單，因為製程造成的可靠度問題比較單純。最關鍵的製程是閘極氧化，要有適當的SiO₂/SiC介面鈍化，以提高載子移動率，降低通道電阻對特徵導通電阻影響，同時要有足夠的可靠度。目前以NO或是N₂O退火的氮鈍化效果最好，但是電子遷移率只能達到30~50cm²/V-sec左右，和塊材中的1000cm²/V-sec相去甚遠，如何提高載子遷移率到100cm²/V-sec以上，是各大廠商以及學術機構努力的方向。


(a)	(b)

圖6：(a)垂直型的高功率VDMOSFET剖面圖；(b)溝槽式閘極UMOSFET剖面圖。

平面通道的結構使得單元間距(cell pitch)不容易縮小，相鄰的p型基體(P-body or P-base)造成的接面場效應電晶體(JFET)效應也會增加導通電阻。UMOSFET的單元間距在相同的製程水準下，大約是VDMOSFET的60%，而且理想上可以消除JFET效應，得到較低的導通電阻。但是UMOSFET的製程比VDMOSFET困難，溝槽蝕刻製程以及溝槽側壁的閘極氧化製程，都需要精準控制。特別是為了降低溝槽底部的電場，需要增加很多製程步驟，例如Rohm採用雙溝槽結構，如圖7(a)所示；Infineon採用不對稱的溝槽結構，如圖7(b)所示；或是在溝槽底部增加P⁺屏蔽層，如圖7(c)所示。然而這些作法除了增加製程成本，也會產生JFET效應。


(a)	(b)	(c)

圖7：(a) Rohm提出的Double trench UMOSFET；(b) Infineon提出的不對稱UMOSFET；(c)Mitsubishi提出在溝底部增加P⁺屏蔽層的UMOSFET。

圖8：Toyota提出增加溝槽底部閘極氧化層厚度的TBOX UMOSFET製程。

另一種避免溝槽底部閘極氧化層電場過強的方法是增加溝槽底部的氧化層厚度，增加溝槽底部閘極氧化層厚度的SiC UMOSFET論文，遲至2013年才由Toyota公司的Takaya團隊發表，最大電場強度降低46%，Q_gd降低38%，導通電阻僅微微增加4%，如圖8所示。但是因為需要在溝槽中填滿SiO₂，再以回蝕刻方式保留溝槽底部的SiO₂，此TBOX氧化層的厚度變異使得元件特性變異偏大，在沒有更好的製程技術之前，TBOX結構僅止於研究，不適合量產。

陽明交大電子所教授崔秉鉞曾提出利用氬離子植入非晶化(Ar-PAI)製程提高溝槽底部氧化速率來形成TBOX的研究計畫，成功製作出TBOX結構，如圖9(a)所示。雖然尚未完成完整的功率元件製作，但是對1.2kV等級的UMOSFET，曾經在單一溝槽測試結構測得2.07mW-cm²的R_on,sp，如圖9(b)所示，顯示此Ar-PAI TBOX UMOSFET的潛力。


(a)	(b)

圖9：(a)子計畫一、三主持人提出的TBOX UMOSFET實作結構；(b)單一溝槽TBOX UMOSFET的導通特性。

因為結構和製程複雜，UMOSFET的可靠度問題比VDMOSFET嚴重，因此，雖然UMOSFET已經出現在Wolfspeed和STMicroelectronics公司網站公佈的技術藍圖上，目前仍只有Rohm、Infineon、Bosch、Mitsubishi四家公司推出UMOSFET產品，其它如Wolfspeed、STMicroelectronics等十餘家公司的產品都是VDMOSFET。

超接面結構

功率MOSFET為了承受高電壓，汲極端會有一個低濃度的漂移區，漂移區的電阻正比於崩潰電壓的2.5次方，也就是說，隨著電壓的增加，導通電阻會急速增加，造成嚴重的導通功率損失。圖10顯示漂移區的特徵導通電阻與崩潰電壓的關係，這是傳統功率元件的理論極限。如果要突破此極限，唯一的方法是採用超接面(SJ)結構，其結構如圖11所示，跟傳統高功率MOSFET結構的主要差異在漂移區中加入P型柱或P型摻雜區。在逆向偏壓時，P型柱和N型漂移區的接面使得整個漂移區空乏，因此可以用比較薄的漂移區；此外，因為有P型柱幫助N型漂移區達到空乏，所以N型漂移區的濃度可以比傳統漂移區高。這兩個因素造成順向導通時的SJ漂移區的導通電阻降低。

圖10：Si、SiC、GaN三種半導體材料的導通阻抗和崩潰電壓的理論極限。

圖11：SJ MOSFET的剖面結構示意圖。

SJ結構是製作在漂移區，所以可以搭配VDMOSFET或是UMOSFET，當然也可以搭配SBD類型的功率元件。但是SJ結構的製作對SiC來說相當困難，因為絕大多數摻雜元素在SiC中都不會擴散，要形成P型柱的方法之一是先蝕刻去除該區域的N型漂移區，再磊晶P型柱，但是SiC磊晶難度遠高於Si，就筆者所知，尚無成功從溝槽中磊晶的文獻發表。另一種製作P型柱的方法是多次磊晶搭配多次離子植入。雖然日本產業技術綜合研究所(AIST)在2021年的ISPSD研討會率先發表了3.3kV的SJ MOSFET，但是動用了16或是28次磊晶與離子植入，恐非量產可以接受的製程，需要簡化製作方式才有商業化的機會。

SiC IC發展演進

控制MOSFET開關需要閘極驅動電路，目前SiC MOSFET的驅動電路均以Si IC製作，雖然SiC功率元件可以承受比Si功率元件更嚴苛的環境，但是Si IC不然，因此必須獨立封裝、隔離，增加了功率系統的體積；訊號傳遞時受封裝導線的電感與電容影響，增加功率損耗、影響效能，最理想的情況還是以SiC IC驅動，才能夠完整發揮SiC的材料優勢。因此，能與垂直MOSFET整合的SiC IC技術，也是近年愈來愈受到重視的研究主題。

SiC IC的研究始於1990年代初期，當時採用的是6H-SiC，陸續實現了數位和類比電路區塊。
1994年美國普渡大學發表第一個NMOSFET電路，展示Inverter、NAND、NOR、XNOR、D-latches、RS flip-flops、Binary counter、Half adder等基本電路單元。
1999年普渡大學和康乃爾大學共同發表第一個以6H-SiC製作的智慧閘極驅動電路，包含過壓、低壓、短路、開路的偵測功能，並可在300℃的環境下工作。隨後因為載子遷移率較高的4H-SiC晶體成長技術成熟，相關研究轉向使用4H-SiC。
2006年Cree公司發表第一個4H-SiC CMOS Inverter。
在2011-2013年間，英國雷神公司(Raytheon Systems Ltd.；RSL)陸續發表4H-SiC CMOS IC製程以及基本邏輯單元，此高溫SiC製程簡稱為HiTSiC製程。
HiTSiC製程推出後，2016年美國阿肯色大學(UA)發表SiC MAC、NCL Counter、Boolean FSM、DAC Controller等電路。
2017年英國新堡大學(Newcastle University)展示混合訊號IC應用，例如555計時器以及4:1多工器；最近，阿肯色大學發表更複雜的數位控制PWM產生器電路。同年Hitachi發表SiC CMOS運算放大器，採用最基本的MOSFET結構，展示SiC CMOS抗輻射的能力。
2021年1月，清華大學黃智方教授(半導體射月計畫成果)在IEEE Electron Device Letters率先發表800V橫向LDMOSFET和低壓CMOS單晶片整合，如圖12所示。日本的AIST則在同年的ISPSD研討會發表單晶片整合1200V等級的溝槽式閘極MOSFET以及CMOS閘極驅動電路成果，是首度整合低壓CMOS和垂直式的功率元件，如圖13所示。

圖12：清華大學黃智方教授團隊(半導體射月計畫成果)在IEEE EDL發表800V橫向MOSFET和CMOS整合。

圖13：日本AIST在2021年ISPSD研討會發表整合1200V等級溝槽式閘極MOSFET以及CMOS閘極驅動電路的單晶片。

本實驗室在科技部半導體射月計畫的支持下，開發出局部氧化隔離製程、雙閘極氧化層厚度製程、P型複晶矽閘極製程、高低壓元件接面隔離製程等關鍵技術，成功於2021年完成10V CMOS + 20V Gate driver + 60V VDMOSFET單晶片整合，成果將發表於2022年VLSI-TSA以及ISPSD研討會，圖14是剖面結構示意圖。而在ISPSD之前，這些成果表示CMOS驅動電路和功率MOSFET的單晶片整合是未來的趨勢，元件性能優化以及整合度更高的製程技術，將會持續推陳出新。

圖14：射月計畫提出CMOS驅動電路和VDMOSFET單晶片整合剖面結構示意圖。

綜上所述，SiC元件在高功率的應用已經是必然的趨勢，隨著技術成熟、晶片尺寸增加，元件成本會持續下降，性價比提高的結果，產品滲透率會快速提升。至於SiC IC的發展還在研究初期，但是已經看見希望，關鍵還是在性能提升和成本降低，或許還要3~5年才會有實用的價值，需要研究單位積極投入。

References:

E. Levinshtein, S. L. Rumyantsev, and M. S. Shur, Eds., “Properties of Advanced Semiconductor Materials GaN, AlN, InN, BN, SiC, SiGe“ New York: Wiley, 2001, pp.31-47.
Bolotnikov et al., “Overview of 1.2 kV – 2.2 kV SiC MOSFETs targeted for industrial power conversion applications,” 2015 IEEE Applied Power Electronics Conference and Exposition (APEC), 2015, pp. 2445-2452.
Roccaforte, G. Greco and P. Fiorenza, “Processing Issues in SiC and GaN Power Devices Technology: The Cases of 4H-SiC Planar MOSFET and Recessed Hybrid GaN MISHEMT,” 2018 International Semiconductor Conference (CAS), 2018, pp. 7-16.
Kimoto, “Material science and device physics in SiC technology for high-voltage power devices,” Japaness J. Appl. Phys., vol.54, p.040103, 2015
Nakamura, Y. Nakano, M. Aketa, R. Nakamura, S. Mitani, H. Sakairi, and Y. Yokotsuji, “High performance SiC trench devices with ultra-low ron,” in Proc. IEEE Int. Electron Devices Meeting (IEDM), 2011, pp.599-601.
Siemieniec et al., “A SiC Trench MOSFET concept offering improved channel mobility and high reliability,” 2017 19th European Conference on Power Electronics and Applications (EPE’17 ECCE Europe), 2017, pp. P.1-P.13
Kojima, S. Harada, Y. Kobayashi, M. Sometani, K. Ariyoshi, J. Senzaki, M. Takei, Y. Tanaka, and H. Okumura, “Self-aligned formation of the trench bottom shielding region in 4H-SiC trench gate MOSFET,” J. J. Appl. Phys., vol.55, 04ER02, 2016.
Takaya, J. Morimoto, K. Hamada, T. Yamamoto, J. Sakakibara, “A 4H-SiC Trench MOSFET with Thick Bottom Oxide for Improving Characteristics, “in Proc. of Int. Symp. on Power Semi. Dev., 2013, pp.43-46.
B. Chen US Patent 5216275.
J. Baliga, Advanced Power MOSFET Concept, Springer, 2010
Baba, T. Tawara, T. Morimoto, S. Harada, M. Takei and H. Kimura, “Ultra-Low Specific on-Resistance Achieved in 3.3 kV-Class SiC Superjunction MOSFET,” 2021 33rd International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2021, pp. 83-86.
Xie, J. A. Cooper, and M. R. Melloch, “Monolithic NMOS digital integrated circuits in 6H-SiC,” IEEE Electron Device Lett., vol. 15, no. 11, pp. 455–457, Nov. 1994.
M. Brown et al., “High temperature silicon carbide planar IC technology and first monolithic SiC operational amplifier IC,” in Proc. 2nd Int. High-Temperature Electron. Conf., 1994, pp. XI-17–XI-22.
B. Slater et al., “Demonstration of 6H-SiC CMOStechnology,” in Proc. 3rd Int. High-Temperature Electron. Conf., 1996, pp. XVI-27–XVI-32.
Ryu and K. T. Kornegay, “Design and fabrication of depletion load NMOS integrated circuits in 6H-SiC,” in Proc. Inst. Phys. Conf., London, U.K., 1996, pp. 789–792.
-S. Chen, K. T. Kornegay, and S.-H. Ryu, “A silicon carbide CMOS intelligent gate driver circuit with stable operation over a wide temperature range,” IEEE J. Solid-State Circuits, vol. 34, no. 2, pp. 192–204, Feb. 1999.
Brett A. Hull, Sei-Hyung Ryu, Husna Fatima, Jim Richmond, John W. Palmour, and James Scofield, “Development of A 4H-SiC CMOS Inverter,” Mater. Res. Soc. Symp. Proc. Vol. 911, B13-02, 2006.
T. Clark, et al., “High Temperature Silicon Carbide CMOS Integrated Circuits,” Materials Science Forum, vol. 679-680, pp. 726-729, Mar 2011.
P. Ramsay et al., “Digital and analogue integrated circuits in silicon carbide for high temperature operation,” in Proc. IMAPS High Temperature Electron. Conf., Albuquerque, NM, USA, 2012, pp. 373–377.
A. R. Young, et al., “High Temperature Digital and Analogue Integrated Circuits in Slicion Carbide,” Materials Science Forum, vol. 740-742, pp. 1065-1068, Jan 2013.
H. Weng, D. T. Clark, S. N. Wright, D. L. Gordon, M. A. Duncan, S. J. Kirkham, M. I. Idris, H. K. Chan, R. A. R. Young, E. P. Ramsay, N. G. Wright, and A. B. Horsfall, “Recent advance in high manufacturing readiness level and high temperature CMOS mixed-signal integrated circuits on silicon carbide,” Semicond. Sci. Technol. 32 (2017) 054003.
Kuhns, L. Caley, A. Rahman, S. Ahmed, J. Di, H. A. Mantooth, A. M. Francis, and J. Holmes, “Complex High-Temperature CMOS Silicon Carbide Digital Circuit Designs,” IEEE Trans. on Devices and Materials Reliability, vol.16, no.2, 2016, pp.105-111.
Roy, R. C. Murphree, A. Abbasi, A. Rahman, S. Ahmed, J. A. Gattis, A. Matt Francis, J. Holmes, H. A. Mantooth, and J Di, “A SiC CMOS Digitally Controlled PWM Generator for High-Temperature Applications,” IEEE Trans. on Industrial Electronics, vol.64, no.10, 2017, pp.8364-8372.
Masunaga, S. Sato, R. Kuwana, N. Sugii, and A. Shima, “4H-SiC CMOS Transimpedance Amplifier of Gamma-Irradiation Resistance Over 1 MGy,” IEEE Transactions on Electron Devices, vol. 67, no. 1, pp. 224-229, Jan. 2020.
-Y. Jiang, J. -C. Hung, K. -M. Lo, C. -F. Huang, K. -Y. Lee and B. -Y. Tsui, “Demonstration of CMOS Integration with High-voltage DMOS in 4H-SiC,” IEEE Electron Device Lett., vol.42, no.1, pp.78-81, 2021.
Okamoto, A. Yao, H. Sato, and S. Harada, “First Demonstration of a Monolithic SiC Power IC Integrating a Vertical MOSFET with a CMOS Gate Buffer,” in Proc. 33rd Int. Symp. Power Semiconductor Devices ICs (ISPSD), Jun. 2021, pp. 71-74.
Y. Tsui, C. L. Hung, T. K. Tsai, L. J. Lin, T. W. Wang, and P. H. Chen, “Dual Gate Oxide CMOS Process on 4H-SiC,” to be presented in the 2022 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA), 2022.
Y. Tsui, C. L. Hung, T. K. Tsai, Y. C. Tsui, T. W. Wang, Y. X. Wen, C. P. Shih, J. C. Wang, L. J. Lin, C. H. Wang, K. W. Chu, and P. H. Chen, “First Integration of 10 V CMOS Logic Circuit, 20 V Gate Driver, and 600 V VDMOSFET on a 4H-SiC Single Chip,” to be presented in the 34th IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2022.

閎康編輯室後記

以SiC與GaN為材料的第三類半導體，相較於傳統Si基半導體元件，不僅能夠承受更高的功率、頻率及環境溫度，同時也擁有良好的散熱特性，因此在例如5G基地台、電動車、低軌衛星、太陽能源或是工業4.0等高值化產業中，具有絕對的技術應用優勢。過去受限於第三類半導體的晶圓製造困難、並且價格昂貴，使其僅能用於國防或航太等領域，直到近幾年，才因為技術進展得以大幅降低生產成本，普及應用到工業、汽車與消費性電子等產業。

目前SiC半導體元件前三大應用佔有率分別為電動車61%、太陽能發電及儲能13%及充電樁9%等。其相較於原本以Si為基礎的功率元件，能提供更高效率的電子轉換能力、帶來更好的節能效果。根據TrendForce市調預估，自2020年至2025年，SiC元件應用市場將由6.8億美元成長到33.9億美元，年複合成長率(CAGR)高達38%。即使這幾年SiC半導體的市場規模仍小，但隨著全球電動車與能源應用的產業需求推進，必然很快成為半導體領域發展的新契機。

陽明交大教授崔秉鉞及其實驗室團隊是國內第三類半導體技術的知名研究團隊，自2018年起即參與「科技部半導體射月計畫—碳化矽單晶片功率系統平台」研發專案的執行，期間除了產出許多創新研究成果外，也積極與業界共同合作，落實研發成果的產業化應用，對於提升台灣在第三類半導體領域的核心競爭優勢，具有極大的貢獻。閎康科技非常榮幸今年度能與崔教授攜手進行產學合作，提供該團隊在SiC功率元件及相關整合模組研究上所需之完整分析服務。閎康科技擁有完備的檢測設備與專業技術經驗，能全面滿足化合物半導體在製程、封裝及失效分析方面之各種分析檢測需求。

本文同步刊登於EDN Taiwan 2022年4月號雜誌