MoS2電晶體閘極長度突破1nm以下
作者 : Nature
清華大學(Tsinghua University)研究人員開發出最小閘極長度的二硫化鉬(MoS2)電晶體研發成果，首次實現0.34nm有效閘極長度的電晶體...
在最新的《自然》(Nature)期刊上，中國清華大學(Tsinghua University)積體電路學院任天令教授團隊發表最小閘極長度的二硫化鉬(MoS2)電晶體研發成果。研究團隊在該期刊論文中介紹如何成功製備具有垂直結構的超小型MoS2電晶體，首次實現0.34nm的有效閘極長度。
此外，研究人員也介紹如何實現sub-1nm閘極長的電晶體，並解釋為什麼他們認為任何人都很難打破這項記錄。
過去幾十年來，電晶體的閘極尺寸不斷微縮。然而，隨著近年電晶體的實體尺寸進入奈米級，電子遷移率降低、漏電流增加、靜態功耗增加等短通道效應越來越嚴重，這使得開發新結構和新材料迫在眉睫。根據IRDS2021，目前主流產業界電晶體的閘極尺寸在12 nm以上，如何促進電晶體關鍵尺寸的進一步微縮，引起了廣泛研究人員的興趣。
基本上，電晶體包括源極和汲極，閘極控制其間的電流，根據施加的電量打開和關閉。以目前的技術來看，MoS2電晶體利用原子層級厚度的MoS2材料來實現超薄的通道。但是，該MoS2通道通常是輸入電極和輸出電極所附著的水平材料層，因此對附著在MoS2通道的控制電極來說，其長度極限主要取決於微影製程的尺寸解析度，也即取決於製作晶片的微影設備在水平方向上是否能夠做出足夠小的結構。
為了進一步突破1奈米以下閘極長度的電晶體瓶頸，中國清華大學研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為閘極，透過石墨烯側向電場來控制垂直的MoS2通道的開關，從而實現等效的實體閘長為0.34nm。
0.34 nm 閘長側壁電晶體的EDS成像。
為了製作其閘極以及與之搭配的源極和汲極，研究人員新製備的MoS2電晶體摒棄了傳統的水平MoS2通道，在輸入電極和輸出電極之間搭建了一個鋪有單分子層MoS2的「臺階」，創建了一種多層材料夾層，底部矽層用作基底，其上覆蓋一層石墨烯，然後再一層氧化鋁(Al₂O₃)。
接下來，研究人員蝕刻材料以去除一半電晶體的頂層，留下階梯配置以暴露石墨烯層的邊緣，使其可以用作閘極。然後，他們再用一層氧化鉿覆蓋電晶體的兩個部份，以便在源極和汲極之間並透過閘極創建通道。最後，研究人員添加了兩個金屬電極，一個在該階梯配置的「臺階」(step)上部作為源極，另一個在「臺階」的下部作為汲極。
另外，為了避免干擾，「臺階」在石墨烯層的上方還設置了一層鋁來遮罩垂直方向上的電場，從而確保證了通道僅受控於來自石墨烯層邊緣的電場，也即保證了只有石墨烯層的邊緣部份才是「有效」的閘極。
sub-1 nm閘極長度的電晶體製程示意圖、表徵圖以及實物圖。
透過實驗測試，新製備的MoS2電晶體通道在開、關狀態下的電流比可以達到1.02e5，關斷過程中只需要最小117mV的電壓變化即可將電流減小一個數量級。由此可見，該超小型電晶體同樣具有優異的開關特性。
本文原刊登於EDN China網站，夏菲編譯
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
