用於測量極低電阻的簡單比例測量技術
作者 : Peter Demchenko ，University of Vilnius
比例測量(ratiometric)技術用於比較兩個元件的回應並確定待測電阻器的值...
對於極低阻值的電阻器(即mΩ級及以下)來說，最常見的應用或許是電流控制電路，因為其低阻值可降低功率損耗。針對這一類應用，大約10%-20%的容差就足夠了。但即使是這樣的容差，精確測量非常低的電阻值也相當困難，尤其是涉及大電流時。
圖1所示電路針對未知電阻器和已知阻值的參考電阻器施加較低的工作週期脈衝，因而提供了解決該問題的方法。比例測量(ratiometric)技術用於比較兩個元件的回應並確定待測電阻器的值。
圖1：圖示電路透過向未知電阻器和已知阻值的參考電阻器施加低工作週期脈衝，實現了極低電阻值的精確測量。
計算精確電阻值所需的測量值可使用普通示波器或脈衝峰值電壓表(可提供更高精度)從輸出V1和V2獲得。
該電路使用古老的555計時器，在無穩態模式下運行，從而產生用於對低電感電容器C2進行充電和放電的脈衝。在放電週期，電流會通過精密的標準電阻器(R6)和被測電阻(Rx)。電阻值可由相應電壓的比值來計算：
V1 / V2 = (Rx + R6) / R6 = Rx / R6 + 1
其中，V1和V2是峰值。
因此，未知值為：
Rx = (V1 / V2 – 1) * R6
示波器/電壓表的頻寬應該足夠大，以便擷取電路產生的短脈衝。由於555振盪器的半週期與脈衝持續時間的比例非常大，一些示波器就無法確保足夠的亮度。
該電路還可用於驅動其他需要大振幅、低持續時間電流脈衝的低電阻負載，例如半導體雷射器。
測試電路細節
同步脈衝(U1、接腳3)有助於示波器的早期同步；由於某些示波器的Y通道中可能沒有延遲線，從而無法顯示非常陡峭的前緣，因此同步脈衝和輸出脈衝之間的延遲可能會使示波器擷取到脈衝的前緣。該延遲由時間常數R3·C3決定。C3的值可能在20~500pF (甚至更大)的範圍內，具體取決於所使用的時間基礎和示波器本身。
MOSFET驅動器U2 (TC4422A)用於確保Q1的大閘極充電電流和快速導通時間，這對於準確測量至關重要。
MOSFET (Q1)的RDSOn要非常低(低於3Ω)，以便確保乾淨的大振幅脈衝。快速二極體D2用於限制Q1的過壓。注意：這部份電路中所出現的大電流，需要特別注意元件選擇和PCB佈局設計。
該電路短而強大的電流脈衝還會在該頻域中產生廣泛的頻譜響應。因此，必須特別注意儘量減少寄生電感和電容負載，否則電路將顯示高水準的電抗，並在佈局的各個部份產生振盪。需要瞭解的有關如何將這些不期望的寄生效應降至最低等細節，將在本文的設計詳細說明。
元件選擇要點
強烈推薦為該電路選用表面黏著元件(SMD)。一些電容器，即使是基於薄膜的結構，當受到尖銳的大電流脈衝(類似於C2所暴露的那些脈衝)時，它們的介電層也會經歷壓電運動。有時甚至可以從此類電容器中聽到非常明顯的「滴答聲」，這說明壓電效應造成了高水準的損耗。在這種情況下，可以將「滴答聲」較小的元件視為更好的元件。
在本例中將來自英國電子元件供應商TT Electronics的0.005Ω (5mΩ)、1%容差LOB-3精密電阻用作標準電阻(R6)。
由於電路採用比例測量技術，大多數元件的容差不是很關鍵，但應特別注意它們的穩定性和結構風格。例如，電容器C2的值並不重要，但它應該足夠大以提供足夠長的電流脈衝，從而讓示波器或電壓表很容易注意到。
該電容器應使用具有低內阻/低電感的疊層箔膜或陶瓷等構造技術。應該避免使用多種類型的電容器，尤其是陶瓷電容器，如果它們的電容值取決於所施加的電壓。如有必要，可透過並聯多個電容器產生所需的值。
對於MOSFET，具有極低RDSon的兩個很好的例子是TI的CSD16321Q5和IR的IRLx8743。然而，此類元件通常具有相對較低的汲極至源極(drain-to-source)和閘極至源極(gate-to-source)擊穿電壓(CSD16321Q5僅為8V)——這是進行任何修改時都應考慮的潛在弱點。
另一個潛在限制是MOSFET的最大汲極電流。這兩個參數都會影響測試電路的測量下限。
為了降低寄生振盪的水準，電阻器R6和電容器C4應具有非常低的電感——元件本身及其所連接的PCB走線。
設計說明
R6和C4周圍的PCB走線必須保持較短並且鋪開，從而最大限度地減少寄生電抗——寄生電抗會因電流脈衝的激勵而產生局部諧振。如果電路佈局設計不符合此要求，那麼就很容易超過MOSFET Q1的絕對最大額定電壓。例如，對於6nF的容性負載(閘極電容)，驅動器TC4422A的輸出上升/下降時間可能小於25ns；這種情況加上通過電感的大電流(約100A)，就會產生幾乎可損壞任何MOSFET的電壓。
請參閱原理圖，查看以粗體突出顯示的走線——這些走線必須要足夠寬，從而能承載大電流，並且要盡可能短，從而最小化寄生電感。這對於將閘極連接到驅動器(U2、接腳6到Q1的基極)的走線尤其重要，該走線應保持在小於1英吋的數值。該走線上的鐵氧體磁珠(B)有助於抑制不期望的振盪。
出於同樣的原因，電阻Rx和R6的連接應盡可能接近相同的長度。它們還應盡可能短，從而最大限度地減少電感和電壓降。
電路的所有外部連接都應使用基本的高頻實踐進行設計。例如，必須使用兩端具有良好阻抗匹配的50Ω同軸電纜。
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
